

発明協会の公式WEBサイトからの情報 事実誤認である。

撮像デバイスの研究開発は、19世紀後期のテレビジョン研究がスタートである。機械式、撮像管、固体撮像素子（以下「イメージセンサー」と呼ぶ）と発展し、社会に大きなインパクトを与えた、大きく発展してきた。

真空管の一種である撮像管は、サイズが大きい、割れ物である、消費電力が大きい、画像にゆがみがある、高価である、などの欠点があり、固体化が望まれていた。1960年代半ばにイメージセンサーの開発がスタートした。そのときは、MOS（Metal Oxide Semiconductor）型が中心であった。 **SONY JPA1975-127646,127647,134985 参照 事実誤認である**


1970年にBoyleとSmith（当時Bell研究所）がCCD（Charge-Coupled Device、電荷結合素子）を発表した¹。構造が単純であり、イメージセンサーのような大規模なアレイ構造を製造するのに適していること、矢絆性が早くCCDに改善が加えられたことから、イメージセンサー開発の中心はCCDになった。1970年後半からは開発の中心は日本に移った。1978年、山田哲生（当時東芝）は、強い光が入射したときに縦線の偽信号を発生させるブルーミングを抑制する縦型オーバーフロードレイン構造を発明した²。1979年には寺西信一（当時NEC）が、白傷や暗電流を大幅に低減し、残像や転送ノイズを解消する埋込フォトダイオード（Pinned Photodiode）を発明した³。これらの結果、CCDはますムービーを、引き続きコンパクトデジタルスチルカメラを主な市場として量産されていった。

SONY SSDM1978 Paper 参照 事実誤認である

1990年代になると、CMOSの微細化が進み、4個ほどのトランジスターを画素内に配置することが可能になり、さらには、埋込フォトダイオードをCMOSイメージセンサーに適用することでCCDと同等以上の低ノイズが達成でき、世界の多くの機関で熱心に開発が進められた。2000年に米田智也ら（当時キヤノン）が、強い光が入射したときに発生するショーディングを抑制する構造を発明した⁴。2001年に鈴木亮司ら（当時ソニー）が、裏面照射型に関する発明をした⁵。これらの技術開発によりCMOSイメージセンサーが主役になり、低消費電力という特性のお陰もあり、携帯電話に搭載され、生産量を爆発的に増加させていった。2010年に梅林拓ら（当時ソニー）が、イメージセンサーに画像処理回路を積層する構造を発明し⁶、高速化と多機能化を飛躍的に推し進めた。**SONY JPA1975-127646 参照 事実誤認である**

http://www.koueki.jii.or.jp/innovation100/innovation_detail.php?eid=00059&test=open&age=stable-growth 098

● The first Vertical Overflow Drain (VOD) Patent on CCD/MOS type image sensor by James M. Early at Fairchild, USA on USP3896485 filed on Dec 3, 1973.




● The first PNP junction type Buried Photodiode Patent filed on June 9, 1975 by Philips, Netherland.



● The first PNP junction type Pinned Buried Photodiode Patents, on (a) JPA1975-127646 and (b) JPA1975-127647 filed on Oct 23, 1975 and (c) JPA1975-134985 filed on Nov 10, 1975. all of them by Yoshiaki Hagiwara at Sony.

● The first PNP junction type Pinned Buried Photodiode with the CCD-like complete charge transfer capability and no-image-lag feature developed and reported at the SSDM1978 Conference in Tokyo, Sept 1978 by Yoshiaki Hagiwara at Sony.

Global and Electric Shutter Patents



VOD Patent




Figure 2. Reproductions from the Japanese Patent Applications of (a) N+N-P-N-P triple junction PPD, (b) the N+N-P+N double junction PPD, and (c) the PNP double junction PPD

Sony Sept, 1978






Figure 16 The relative photon power of the sun light and the light penetration depth (LPD) of the silicon(Si) and the germanium (Ge) crystals are shown as functions of the photon wave length λ in μm . The energy band gap (E_g) of the silicon crystal is 1.1 eV. The infrared -light photons with the wave length more than $\lambda = 1.24 / E_g = 1.11 \mu\text{m}$ will not be converted into the electron energy in the silicon crystal. Besides, short-wave blue light photons cannot pass thru the silicon crystal surface more than 0.1~0.2 μm in depth. They all will be wasted as heat. However, the surface P+P doping variation scheme invented by Hagiwara in 1975 can create the surface conduction -band bending, enhancing photo electron and hole separations at the silicon surface and results in the high quantum efficiency(QE) for solar cells.

Circuit Model of P+P-N-P-P+ Double Junction type Solar Cell



$$\Delta V_{\text{barrier}} = kT \ln(P+/P)$$

$$\Delta W_{\text{barrier}} \gg \text{LPD}$$



Light Penetration Depth (LPD)

Wave Length λ (nm)	LPD (μm)
Purple 400	0.093
Blue 460	0.32
Green 530	0.79

Short-wave blue-light cannot penetrate more than 0.1 μm in depth at the silicon crystal surface.

By the surface P+P- conduction band bending, photo electron and hole pairs can be separated, contributing to the high quantum efficiency (QE). Otherwise, the pairs are recombined and wasted.

Note that the photodiodes are forward biased and there are also the diode forward currents IPD1 and IPD2 which degrade the effective quantum efficiency (QE).

$$I/V \text{ equation of a general PN junction diode:}$$

$$I_d(V) = (AD/NL) n^2 \{ \exp(-V/kT) - 1 \}; \quad n^2 = NCnV \exp(-Eg/kT)$$

$$IPD1 = (A1) \exp(-Eg/kT) \{ \exp((VP1 - VN1)/kT) - 1 \}$$

$$IPD2 = (A2) \exp(-Eg/kT) \{ \exp((VP2 - VN2)/kT) - 1 \}$$

In order to achieve the desired high quantum Efficiency (QE), the P+P surface resistance, RP1 and RP2, must be minimized. The silicon chip thickness is desired to be less than 20 μm . The outlet resistance RN+ region must also be minimized too. Since the completely depleted N+ buried region with a very strong electric field helps separating the photo electron and hole pairs, directing them swiftly to the small outlet N+ region, resulting in very small values of RN1 and RN2 resistance .