
Japanese Patent Application JPA 1975-134985 applied on November 10, 1975 by Yoshiaki Hagiwara at Sony on the P+NPNsub triple junction Pinned Buried Photodiode


with the in-pixel vertical overflow drain (VOD).



Buried Charge Storage Region with Empty Potential Well of No Image Lag Feature

Invention of PNP Dynamic Photo Transistor by Yoshiaki Hagiwara at Sony in 1975

Patent Claims of JPA1975-134985



English Translation of Patent Claims of JPA1975-134985

"In the semiconductor substrate (Nsub), the first region (P1) of the first impurity type is formed, on which the second region (N) of the second impurity type is formed. The photo charge is stored in the second region (N) and is transferred to the adjacent charge transfer device (CTD). Both are placed along the main surface of the semiconductor substrate. A rectifying (P2/N) emitter junction (Je) is formed on the second region (N) while the (N/P1) collector junction (Jc) is formed by the first region (P1) and the second region (N), forming a photo transistor structure (P2/N/P1) in the substrate (Nsub)."

https://www.j-platpat.inpit.go.jp/

(1) J-Plat Pat 取用集報ブラットフォーム		^&27937 ℃ 03-3588-2751 (#Diste-21.00) 전 belokek [®] (-circut incl.o	Emilia 世纪19292 AL7-8 AL AL AL7-8 AL AL AL7-8
N/A-80888	80	88	8 H
Q、糖精供素			B-087
	ついて、キーワードや番号を入力してください。 される場合は、メニューから各検索サービスを:		
○ RE27 () NR-841	98 O 88 O 88		🛃 អង្គស្លេរដូង 🗾
1975-124985			Q. 80.80
出願番号 ▲	公開番号 ▲	公告番号 ▲	登録番号 ▲
特願昭50-134985	持開冠52-058414	转公昭58-046905	特許1215101
Japa	anese Patent	1975-13498	5

Hole Accumulation Diode (HAD)

P+NPNsub junction Dynamic Photo Thyristor type Pinned Photodiode with the built-in vertical overflow drain (VOD) function


PNPN junction Transistor type Pinned Photodiode

Visit https://www.j-platpat.inpit.go.jp/ and put the patent number 1975-134985

File Public	1975-134985 1975-058414	Filed Public Grant	1975/11/10 1977/05/13 1983/10/19
Pat	ent Claim in E	nglish Tra	Inslation

(1) In the semiconductor substrate (Nsub), the first region(P well) of the first impurity type is formed, (2) on which, the second region (N) of the second impurity type is formed. (3) The charge (e-) from the light collecting part (N) is is transferred to the adjacent charge transfer device (CTD). (4) Both are placed along the main surface of the semiconductor substrate. (5) In the solid stare image sensor so defined, a rectifying Emitter junction (Je) is formed on the second region (N) of the light collecting part (N). And (6) Collector junction (Jc) is formed by the second region (N) and the first region (P well), forming a (PNP) transistor structure, (7) Photo charge is stored in the Base (N) according to illuminated light intensity and transferred to the adjacent CTD. The solid state image sensor so defined is in the scope of this patent claim.

Fig.6 shows that this is also the invention of the in pixel VOD (vertical overflow drain).




PNPN junction Transistor type Pinned Photodiode


Visit https://www.j-platpat.inpit.go.jp/ and put the patent number 1975-134985

File	1975-134985	Filed	1975/11/10
Public	1975-058414	Public Grant	1977/05/13 1983/10/19
		orani	1903/10/19

(1)半導体基体(Nsub)に、第1電導型の第1 半導体領域(Pwell)と、(2) 之の上に形成された 第2導電型の第2半導体領域(N)とが形成されて (3)光感知部(N)とこよりの電荷を転送する電荷 転送部(CTD)とが(4)上記半導体基体(Nsub) の主面に沿う如く配置されて成る(5)固体撮像 装置に於いて、上記光感知部 (N)の上記第2 半導体領域(N)に整流性接合(Je)が形成され、 該接合(Je)をエミッタ接合とし、(6)上記第1 (P well)及び第2半導体領域 (N) 間の接合を コレクタ接合(Jc)とする (PNP)トランジスタを形成 し(7) 該トランジスタのベースとなる上記第2半 導体領域(N)に光学像に応じた電荷を蓄積し ここに蓄積された電荷を上記転送部(CTD)に 移行させてその転送を行うようにしたことを 特徴とする固体撮像装置。




@特許公報(B2) 昭58-46905




Visit https://www.j-platpat.inpit.go.jp/ and type Japanese Patent Number 1975-134985

Definition of Pinned Photodiode


Surface Potential must be directly Pinned by the adjacent channel stop P+ region. Otherwise the surface P+ region becomes floating by the RC delay time. Though the surface P+ region can be connected by remote P+ channel stops, however, it will still have the RC delay time and will be floating and NOT pinned.






Japanese Patent 1975-134985 defines the P+NP junction type dynamic photo transistor on the substrate (Nsub).


Pinned Photodiode must have the adjacent P+ channel Stops.



In case of Fig. 5, the P+NP junction type Pinned Photodiode with the surface P+ hole accumulation layer that has a fixed or Pinned surface potential by the external metal Ohmic contact. The Excess charge flow is toward the silicon surface in this case. Light illumination direction is **the opposite** as the excess charge flow in case of Fig. 5.

In case of Fig. 6, Light illumination direction is the same as the excess charge flow. The VOD is formed so that the excess charge is drained to the silicon substrate.





発明の名称 固体撮像装置

特許請求の範囲

半導体基体に、第1導電型の第1半導体領域と、 之の上に形成された第2導電型の第2半導体領域 とが形成されて光感知部と之よりの電荷を転送する 電荷転送部とが上記半導体基体の主面に沿う如く 配置されて成る固体操像装置に於いて、上記光感 知部の上記第2半導体領域に整流性接合が形成さ れ、該接合をエミッタ接合とし、上記第1及び第 2半導体領域間の接合をコレクタ接合とするトラ ンジスタを形成し、該トランジスタのペースとな る上記第2半導体領域に光学像に応じた電荷を蓄 積し、ことに蓄積された電荷を上記転送部に移行 させて、その転送を行うようにしたことを特徴と する固体操像装置。

本発明は電荷転送業子(CCD)、特に埋込み チャンネル型CCDを用いた固体操像装置に係わ る。 ① 日本国特許庁

公開特許公報

⑪特開昭	52- 58414	
	昭 52. (1 9 7 7)	5.13
20特願昭	50-134985	
②出願日	昭10. (197 4 /	. 10
審査請求	未請求	(全4頁)
庁内整理者		
6940	10	

國日本分類 97(5)01 99(5)542	Int. Cl ² Ho4w \$/30 Ho1L 31/00	識別 記号

CCDを用いた間体機像装置としてはフレーム トランスフナ方式によるもの、或いはインターラ イントランスフナ方式によるものが提案されてい る。

インターライントランスファ方式による回体量 像装置は、第1回に示すように、天々絵案となる 光感知部(センサー部)(1)が行(水平)及び列(載直)方向に夫々複数個配列され、共通の列上の 光感知部(1)に関し、共通の垂直シフトレジスタ(2) が設けられている。この垂直シフトレジスタ(2)は CCDよりなり、その配荷転送部が、対応する列 上の光感知師(1)に天々降台つて設けられる。又、 各シフトレジスタ(2)の一端(影1図に於いて下端) には水平シフトレジスタ(3)が設けられ、漫像光学像に応 じて各光感知部(1)に生じた谜荷を、例えはテレビ ション映像に於いては、その帰線消去期間に於い て垂直シフトレジスタ(2)の各転送部に転送し、と のシフトレジスタ(2)によつてとの私荷を垂直方向 に順次シフトして水平シフトレジスタ(3)に転送し、更に との水平シフトレジスタによつて各行の絵葉に関

する 電荷を水平方向にシフトして出力端子 もより との 電荷に応じた操像信号を得るようになされて いる。

このような構成による固体撮像装置の光感知部 (1)とこれに隣合う垂直シフトレジスタ(2)の転送部 の構造を第2図及び第3図に示すこの例に於いて は埋込みチャンネル型CCD構成とした場合で、 この場合、半海体基体(4)に、第1の海電型例えば P型半導体領域(5)と、これの上に基体(4)の一主面 (4a) に臨んで第2の導電型例えばN型の半導体領 域(6)とが設けられ、主面(4a)に沿つて光感知部(1) とこれに隣合つてシフトレジスタ(2)の各転送部(7) が設けられてなる。(8)は領域(5)と同導電型のチャ ンネルストッパー領域で、各感知部(1)間、及び各 シフトレジスタ(2)間を互に分離するものであり、 (9)は領域(6)と同時範型を有するもこれより低い不 純物濃度を有し、光感知部(1)とこれに陸台りシフ トレジスタ(2)との間に設けられて両者間に竜位輝 壁を形成する為の領域である。

光感知部(1)及び転送部(7)上の、主師(4a)上に

(3)

本発明に於いては、光感知部(1)上の少なくとも 受光領 披上の 絶禄 膜 00 及び 02 を除去し、 窓 04 を形 成すると共に、光感知部(1)の半導体領域(6)上に主 面(4a)に臨んで整売性接合Jeを形成する。この 接合Jeは例えば第4図に示す如く領坡(6)と異な る違電型即ちP型の不純物がドーブされた多結晶 シリコン層より成る領域回を影明を通じて光感知 (3(1)の半導体層(6)上に被潜生成させて PN 接合を 形成するようになすとともできるし、或いは第5 図に示す如く光磁知部(1)の半導体領域(6)上に選択 的に領坡(6)と異なる導電型の不純物を例えばイオ ン注入法或いは拡散法によつてドープし、ド型の 仙娘山を形成して接合Jeを形成するようになす こともできる。第5回に於いて旧は領坡旧の一部 にオーミックに被着した電磁即ちセンサー電極で、 混4図の例では領域四自体をいわはセンサー電極 とした場合である。

斯くして光感知部(1)に、接合Jeをエミック接合とし、半導体領域(5)及び(6)間に形成されるPN 接合Jcをコレクタ接合とするトランジスタ、即

特別 昭52-58414(2)

は例えば SiO2 より成る絶縁 膜師が被着される。 そして、これの上に各シフトレジスタ(2)に対し、 その共通の行上の転送部に関して共通に転送電種 師が延長被着され、この電機師上には同様に例え は SiO2 より成る絶線 膝部が被溜され、これの上 に跨いで特に先感知部(1)上を含んでいわゆるセン サー電板 時が 被滑される。この電極的は光透過性 を有するネサ、或いは不綿物が高級度をもつてド ープされて導 電性が付与された多結晶シリコン層 より 構成される。

このような 構成による固体撮像装置の光感知部 (1)に対する光は少なくとも電磁間とこれの下の絶 縁段00を通じて与えるので、特に短波長興におけ る感度が低くなる欠点がある。

本発明は上述した欠点を改善した固体操像装置 を提供せんとするものである。

第4図及び第5図を診照して本発明を説明する。 之等第4図、第5図に於いて、第2図及び第3図 と対応する部分には同一符号を付して重複説明を 省略する。

(4)

ち領坡国、(6)及び(5)を夫々エミック、ペース及びコレクタの各領域とするPNPトランジスタを構成する。

このような構成に於いて、半海体領域(5)即ちシ フトレジスタ(2)の基体領域となり前述のトランジ スタのコレクタ領域となる領域(5)の端子Cに正の 固定電位、即ち例えば接地電位を与える。一方、 受光期間即ちシフトレジスタ(2)に於ける転送期間 中にエミッタ領域時間ちセンサー電極期の端子S には、接合Jeに逆バイアスを与える所定の負の 電位ダaを与える。

斯くすると第6図Aに示すPNPトランジスタ の所面に於ける電位分布は、第6図Bに示す如く なり、操像光学像による光照射によつて生じたキ キリア則ちホール及び電子のうちホール e⁺ は端 子C 間に流れて消滅するが、電子 e⁻ はペース領 線(6)に答検される。この場合、或る量以上の電荷 e⁻ が蓄積されると接合Je が順バイアスとなり、 この或る量以上の電荷即ち電子はエミッタ側にオ ーパーフローする。

そして、この光感知部(1)のペース領域(6)に蓄積 された電荷を例えば帰線消去期間に於いてシフト レジスタ(2)の転送部(7)に転送する。この転送は、 通常の如くセンサー電極幅に対し転送電極11)に所 要の負の電位を与えることによつて転送部(7)にポ テンジヤル井戸を形成してその転送を行う。その 後はこのシフトレジスタ(2)に於いて第1 図に説明 したように各転送部(7)の電荷を垂直方向に順次シ フトさせる。このシフトは通常の如く転送電種11 にクロック電圧を与えて行う。そしてこの間、即 ち転送期間中に前述したと同様に撮像光学像によ る受光をなす。

上述の本発明装置によれば、その光感知部(1)を 構成するトランジスタのエミツタ領域時に於いて 直接的に受光がなされるようになしたので、冒頭 に述べたようにセンサー電糧を構成する多結晶シ リコンを通じて更にその下の絶縁際を介して受光 をなす場合の感度に比し特に短波長額の感度の向 上を図ることができるものである。

更に本発明装置によれば、或る以上に生じた電

(7)

Υģ

(7) ジョー・ジョー電板、Je及びJcは接合である。

> 特許出版人 ソニー株式会社 代 班 人 伊 藤 貞 22语


特開 昭52-58414 (3) 荷をオーバーフローし得るものであるから従来の もののようにオーバーフロードレインを特徴する 必要がなく、更にセンサー軍極に与える電位によ つてオーバーフローの生じ始める電荷量を調整設 定できる利益もある。

尚、接合Jeとしては種々の構成をとり得、ヘ テロ接合、ショットキー障壁による構成をとるこ ともできる。又、各部の毎難想を図示とは逆導躍型 とするなど種々の変更をなし得ることは明らかで あろう。

図面の簡単な説明


第1図は本発明の説明に供する固体操像装置の構成図、 第2図はその要部の拡大平面図、第3図はそのA - A 線上断面図、第4図は本発明装置の一例の要 部の拡大断面図、第5図は本発明装置の他の例の 要部の拡大断面図、第6図は本発明装置の動作の 説明図である。


(4) は半海休基体、(1) は光感知部、(2) はシフトレ ジスタ、(5) 及び(6) は半海体領域、(8) はチャンネル ストンパー領域、(9) は障壁領域、191 はエミンタ領



(9)

特別 四52-58414(4)





-84-

File	1975-134985	Filed	1975/11/10
Public	1975-058414	Public	1977/05/13
rubic	1575 050111	Grant	1983/10/19

This is an English translation of the Japanese Patent Claims applied in 1975 by Hagiwara at Sony on the PNP double junction type dynamic photo transistor on the substrate with the P+ Pinned Surface Hole Accumulation Layer with the Vertical Overflow Drain (VOD) function.

In November 1975 Hagiwara proposed the double junction dynamic photo transistor which was later called as Pinned Photodiode by Kodak in 1984 and later also as Sony original Hole Accumulation Diode (HAD).

The main purpose of Hagiwara 1975 invention was the advantagious and excellent features of the short wave blue light sensitivity and the in-pixel built-in vertical overflow drain (VOD) function with no image lag feature.

In the figure 6 of this Japanese Patent Application JPA 1975-134985, Hagiwara drew fo the first time in the world the empty potential well, which shows the complete charge transfer capability, the evidence of no image lag feature for fast action pictures.

'isit https://www.j-platpat.inpit.go.jp/ and put the patent number 1975-134985

0

the P+NP double junction type Pinned Photodiode on Silicon substrate (Nsub)


File 1975-134985 Public 1975-058414	Filed Public Grant	1975/11/10 1977/05/13 1983/10/19
--	--------------------------	--

The 1975 Original Patent on the P+NP Double Junction Dynamic Photo Transistor with Empty Potential Well of Complete Charge Transfer and No Image Lag and also with the built-in in-Pixel Vertical Overflow Drain (VOD) function

贫б网

创特		颛	昭50-134985	
②出		56	昭50(1975)11月10日	
62		闕	昭52-58414	
		4	B#252(1977) 5 月13日	
638	89	索	萩瓜 良昭	


Blue Light cannot penetrate more than 0.2 micro meter into the silicon crystal. Jc must be near the light incident side.



Pinned

+ Surface


The P+NP double junction type Pinned Photodiode with the surface P+ hole accumulation layer (the Jc side in this example) that has a fixed or Pinned surface potential by the external metal Ohmic contact or adjacent P+ channel stops by option. This is also Buried Photodiode with the buried N type base charge storage region to be completely depleted of the signal charge being transferred to the adjacent charge transfer device (CTD) by CCD-like complete charge transfer operation mode resulting in no image lag feature.




the P+NP double junction type Pinned Photodiode on Silicon substrate (Nsub)

2

Visit https://www.j-platpat.inpit.go.jp/ and put the patent number 1975-134985




Visit https://www.j-platpat.inpit.go.jp/ and put the patent number 1975-134985




the P+NP double junction type Pinned Photodiode on Silicon substrate (Nsub)


Visit https://www.j-platpat.inpit.go.jp/ and put the patent number 1975-134985



Case(B)




Visit https://www.j-platpat.inpit.go.jp/ and put the patent number 1975-134985




the P+NP double junction type Pinned Photodiode on Silicon substrate (Nsub)

Visit https://www.j-platpat.inpit.go.jp/ and put the patent number 1975-134985







P-well


Nsub

SiO2


6

Vsub

Visit https://www.j-platpat.inpit.go.jp/ and put the patent number 1975-134985



the P+NP double junction type Pinned Photodiode on Silicon substrate (Nsub)




Visit https://www.j-platpat.inpit.go.jp/ and put the patent number 1975-134985

File Public	1975-134985 1975-058414	Filed Public Grant	1975/11/10 1977/05/13 1983/10/19	C
----------------	----------------------------	--------------------------	--	---

Patent Claim in English Translation

(1) In the semiconductor substrate (Nsub), (2) the first region (P-well) of the first impurity type is formed, (3) on which, the second region (N) of the second impurity type is formed (4) The charge (e-) stored in the light collecting region (N) is to be transferred to the adjacent charge transfer device (CTD). Both are placed along the main surface of the semiconductor substrate. (5) In the solid stare Case(B) image sensor so defined, a rectifying Emitter Junction (Je) is formed on the second region (N) of the photo charge collecting region (N). (6) And the Collector Junction (Jc) is formed by the second region (N) and the first region (P-well), forming a (PNP) junction transistor structure. Signal photo charge is stored in the Base Region (N) according to the illuminated light intensity, and transferred to the adjacent CTD.





10

the P+NP double junction type Pinned Photodiode on Silicon substrate (Nsub)

Japanese Patent of SONY HAD sensor by Yoshiaki Hagiwara at Sony

Surface Potential must be directly Pinned by the adjacent channel stop P+ region. Otherwise the surface P+ region becomes floating by the RC delay time. Though the surface P+ region can be connected by remote P+ channel stops, however, it will still have the RC delay time and will be floating and NOT pinned.







Japanese Patent 1975-134985 defines this P+NP junction Pinned Photodiode on the substrate (Nsub).

Japanese Patent of SONY HAD sensor by Yoshiaki Hagiwara at Sony

See Patent 1975-134985 (November 10, 1975) Patent Claims
Built-in Vertical Overflow Drain (VOD) Function



12




Visit https://www.j-platpat.inpit.go.jp/ and type Japanese Patent Number 1975-134985

Japanese Patent of SONY HAD sensor by Yoshiaki Hagiwara at Sony

See Patent 1975-134985 (November 10, 1975) Hole Accumulation Diode (HAD)






Visit https://www.j-platpat.inpit.go.jp/ and type Japanese Patent Number 1975-134985 14

the P+NP double junction type Pinned Photodiode on Silicon substrate (Nsub)

Japanese Patent of SONY HAD sensor by Yoshiaki Hagiwara at Sony

 See Patent 1975-134985 (November 10, 1975)
 Hole Accumulation Diode (HAD)


 Patent Claims
 Built-in Vertical Overflow Drain (VOD) Function





Japanese Patent of SONY HAD sensor by Yoshiaki Hagiwara at Sony


See Patent 1975-134985 (November 10, 1975) Hole Accumulation Diode (HAD)
Patent Claims
Built-in Vertical Overflow Drain (VOD) Function



Visit https://www.j-platpat.inpit.go.jp/ and type Japanese Patent Number 1975-134985

16

the P+NP double junction type Pinned Photodiode on Silicon substrate (Nsub) Japanese Patent of SONY HAD sensor by Yoshiaki Hagiwara at Sony



Visit https://www.j-platpat.inpit.go.jp/ and type Japanese Patent Number 1975-134985

the P+NP double junction type Pinned Photodiode on Silicon substrate (Nsub) with in-Pixel Built-in Vertical Overflow Drain (VOD) Function 18 12特 許 報(B2) 昭58-46905 公 (9) 日本国特許庁 (JP) ① 特許出願公告 許 報(B2) 昭58-46905 03特 公 図母公告 昭和58年(1983)10月19日 6DInt.Cl.3 識別記号 庁内整理番号 6940-5C 6819-5F H 04 N 5/30 H 01 L 27/14 発明の数 1

Japanese Patent Application Number 1975-134985 on Pinned Photodiode (金 4 項)

60固体撮像装置 创特 顧 昭50-134985 @2出 顧 昭50(1975)11月10日 窗公 開 昭52-58414 ④昭52(1977)5月13日 ⑦発明者 萩原 良昭 横浜市保士ヶ谷区狩場町 303 の 159 狩場台アパート 402 号室 ソニー株式会社 CDH1 婚任 東京都品川区北品川6丁目7番35 45 CO代 理 人 弁理士 伊藤 - 61

1

动特許請求の範囲

1 半導体基体に、第1導電型の第1半導体領域 と、之の上に形成された第2導電型の第2半導体 領域とが形成されて光感知部と之よりの電荷を転 送する電荷転送部とが上記半導体基体の主面に沿 う如く配置されて成る固体操像装置にだいて、上 記光感知部の上記第2半導体領域に整施性接合が 形成され、該接合をエミツタ接合とし、上記第1 及び第2半導体領域間の接合をコレクタ接合とす るトランジスタを形成し、該トランジスタのペー スとなる上記第2半導体領域に光学像に応じた電 荷を蓄積し、ここに蓄積された電荷を上記転送部 に移行させて、その転送を行うようにしたことを 特徴とする固体操像装置。

発明の詳細な説明 本発明は電荷転送素子(CCD)、特に埋込み チャンネル型CCDを用いた固体擦像装置に係わ る。

CCDを用いた固体療像装置としてはフレーム トランスフア方式によるもの、或いはインターラ イントランスフア方式によるものが提案されてい 35 る。 インターライントランスフア方式による固体撮

2 像装置は、第1図に示すように、夫々絵素となる

光感知部(センサー部)1が行(水平)及び列 (垂直)方向に夫々複数個配列され、共通の列上 の光感知部1に関し、共通の垂直シフトレジスタ 5 2が設けられている。この垂直シフトレジスタ2 はCCDよりなり、その電荷転送部が、対応する 列上の光感知部1に夫々猶合つて設けられる。又、 各シフトレジスタ2の一端(第1図に於いて下端)

には水平シフトレジスタ3が設けられ、撮像光学 10 像に応じて各光感知部1に生じた電荷を、例えば テレビジョン映像に於いては、その帰線清去期間 に於いて垂直シフトレジスタ2の各転送部に転送 し、このシフトレジスタ2によつてこの電荷を垂 直方向に順次シフトして水平シフトレジスタ3に

15 転送し、更にとの水平シフトレジスタによつて各行の絵素に関する電荷を水平方向にシフトして出力端子はよりとの電荷に応じた爆像信号を得るようになされている。

このような構成による個体撮像装置の光感知部 20 1とこれに満合う垂直シフトレジスタ2の転送部 の構造を第2回及び第3回に示す。この例に於い ては埋込みチャンネル型CCD構成とした場合で、 この場合、半導体基体4に、第1の導電型例えば P型半導体領域5と、これの上に基体4の一主面 25 4 aに臨んで第2の導電型例えばN型の半導体領 域6とが設けられ、主面4 aに沿つて光感知部1 とこれに満合つてシフトレジスタ2の各転送部7 が設けられてなる。8は領域5と同導電型のチャ ジネルストツバー領域で、各感知部1間、及び各 30 シフトレジスタ2間を互に分離するものであり、

9は領域6と同導電型を有するもこれより低い不 純物濃度を有し、光感知部1とこれに満合うシフ トレジスタ2との間に設けられて両者間に電位障 壁を形成する為の領域である。

光感知部1及び転送部7上の、主面4 a 上には 例えばSiO2より成る絶縁膜10が被着される。 そして、これの上に各シフトレジスタ2に対し、

-133-

the P+NP double junction type Pinned Photodiode on Silicon substrate (Nsub) Japanese Patent Application Number 1975-134985 on Pinned Photodiode 20




Visit https://www.j-platpat.inpit.go.jp/ and type Japanese Patent Number 1975-134985

the P+NP double junction type Pinned Photodiode on Silicon substrate (Nsub) Japanese Patent Application Number 1975-134985 on Pinned Photodiode 21

-134-

the P+NP double junction type Pinned Photodiode on Silicon substrate (Nsub) Japanese Patent Application Number 1975-134985 on Pinned Photodiode 22

回特 報(B2) 昭58-46905 許 尒 (3) 特公 昭58-46905 6 5 の動作の説明図である。 図面の簡単な説明 4は半導体基体、1は光感知部、2はシフトレ 第1図は本発明の説明に供する固体撮像装置の ジスタ、5及び6は半導体領域、8はチャンネル 構成図、第2図はその要部の拡大平面図、第3図 ストツパー領域、9は障壁領域、15はエミツタ はそのA-A線上断面図、第4図は本発明装置の 領域、16はセンサー電極、Je 及びJc は接合 一例の要部の拡大断面図、第5図は本発明装置の 5 他の例の要部の拡大断面図、第6図は本発明装置 である。 Fig.1 Top View of Conventional Interline Transfer CCD Image Sensor 98 1 53



Visit https://www.j-platpat.inpit.go.jp/ and type Japanese Patent Number 1975-134985

the P+NP double junction type Pinned Photodiode on Silicon substrate (Nsub) Japanese Patent Application Number 1975-134985 on Pinned Photodiode 23 @特許公報(B2) 昭58-46905

Fig.2 Top View of Conventional Interline Transfer CCD Image Sensor Picture Element Cell




Fig.3 Conventional Buried Channel CCD type MOS Capacitor Photodiode Structure

-135-

Visit https://www.j-platpat.inpit.go.jp/ and type Japanese Patent Number 1975-134985

the P+NP double junction type Pinned Photodiode on Silicon substrate (Nsub) Japanese Patent Application Number 1975-134985 on Pinned Photodiode 24 24 24





Fig.4 Schottky Barrier type Pinned Photodiode


Visit https://www.j-platpat.inpit.go.jp/ and type Japanese Patent Number 1975-134985



High quality picture of SONY CMOS Imager is also based on SONY HAD (Pinned Photodiode).

P+NP junction Pinned Photodiode (PPD) Figure 14 Comparison of CCD image sensor with the excellent blue light sensitivity output signals with and without image signal. Japanese Patent Application JPA 1975-134985 applied on November 10, 1975 by Yoshiaki Hagiwara at Sony on the P+NPNsub triple junction Pinned Buried Photodiode


with the in-pixel vertical overflow drain (VOD).



Buried Charge Storage Region with Empty Potential Well of No Image Lag Feature

Invention of PNP Dynamic Photo Transistor by Yoshiaki Hagiwara at Sony in 1975

Patent Claims of JPA1975-134985



English Translation of Patent Claims of JPA1975-134985

"In the semiconductor substrate (Nsub), the first region (P1) of the first impurity type is formed, on which the second region (N) of the second impurity type is formed. The photo charge is stored in the second region (N) and is transferred to the adjacent charge transfer device (CTD). Both are placed along the main surface of the semiconductor substrate. A rectifying (P2/N) emitter junction (Je) is formed on the second region (N) while the (N/P1) collector junction (Jc) is formed by the first region (P1) and the second region (N), forming a photo transistor structure (P2/N/P1) in the substrate (Nsub)."