

<https://www.j-platpat.inpit.go.jp/>



特許情報プラットフォーム

ヘルプデスク 03-3588-2751
(平日9:00-21:00) helpdesk@j-platpat.inpit.go.jp

English

サイトマップ

ヘルプ一覧



独立行政法人
工業所有権情報・研修館

特許・実用新案

意匠

商標

審判

簡易検索

▶ ヘルプ

特許・実用新案、意匠、商標について、キーワードや番号を入力してください。検索対象は□ [コチラ](#)をご覧ください。
分類・日付等での詳細な検索をされる場合は、メニューから各検索サービスをご利用ください。

四法全て 特許・実用新案 意匠 商標

自動絞り込み



1975-127646

検索




出願番号 ▲	公開番号 ▲	公告番号 ▲	登録番号 ▲	審判番号
特願昭50-127646	特開昭52-051815	-	-	-

Japanese Patent 1975-127646

N+NP+NP junction Dynamic Photo Thyristor type Buried Pinned Photodiode
with Built-in MOS Capacitor Buffer Memory Global Shutter Function
and the surface N+N doping slope Barrier Electric Field Photo Pair Generation

Japanese Patent 1975-127646

N+NP+NP junction type Buried Pinned Photodiode
with Built-in MOS Capacitor Buffer Memory Global Shutter Function
and the surface N+N doping slope Barrier Electric Field Photo Pair Generation




Patent Claim in English Translation

- (1) Along the front surface of a semiconductor substrate (N_{sub}),
- (2) the charge transfer gate (CTG) is placed upon the oxide,
- (3) whereby a first region (P) is formed for charge transfer
- (4) On the opposite side of this region (P),
- (5) on the back side of the semiconductor substrate (N_{sub}),
- (6) in between the region (P) for charge transfer,
- (7) a base region (N) of another doping is formed.
- (8) Nearby, a photo sensing region (P) is formed.
- (9) By applying a proper clock pulse ① to the charge transfer gate (CTG), to the base region (N),
- (10) The electronic charge (e⁺), which is stored in the photo sensing region (P),
- (11) is transferred to the charge transfer region (P).
- (12) By applying a proper clock pulse ② to the charge transfer gate (CTG),
- (13) the charge is further transferred in the adjacent CTD.
- (14) So defined solid state image sensor with the features described above is in the scope of the patent claim.

File 1975-127646 Filed 1975/10/23
Public 1975-051815 Public 1977/04/26

Buried Pinned Photodiode Patent
invented by Hagiwara in 1975
with built-in Global Shutter Function
and Back Light Illumination Scheme




昭50-127646 特許の特許請求範囲の原文

- (1) 半導体基体 (Nsub) の一方の主面側に、
- (2) 絶縁膜を介して電荷転送用電極 (CTG) が被着配列される
- (3) 1 の導電型の転送領域 (P) が形成され、
- (4) 之 (P) に対向し
- (5) 且つ之より上記半導体基体 (Nsub) の他方の主面側に
- (6) 上記転送領域 (P) との間に
- (7) 他の導電型のベース領域 (N) を介して
- (8) 受光領域 (P) が形成され、
- (9) 上記ベース領域に所定電圧①を印加することにより
- (10) 上記受光領域に蓄積した電荷 (e^+) を
- (11) 上記転送領域 (P) に転送し、
- (12) 上記電荷転送用電極(CTG) に指定のクロック電圧②を印加して
- (13) 電荷の転送を行うようにしたことを
- (14) 特徴とする固体撮像装置

File 1975-127646 Filed 1975/10/23
Public 1975-051815 Public 1977/04/26

Buried Pinned Photodiode Patent
invented by Hagiwara in 1975
with built-in Global Shutter Function
and Back Light Illumination Scheme





2000年 2月 20日

(4000円)

特許願(5)

昭和60年10月22日

特許申請官 斎藤英雄

1. 発明の名称 曲体撮像装置

2. 発明者 住 所 神奈川県横浜市保土ヶ谷区新横町303-159

氏 名 鈴木直道 時精合アパート402号室

3. 特許出願人

東京都品川区北品川6丁目7番35号

(210) サニーオー株式会社

代表者 盛田昭夫

4. 代理人 160

住 所 東京都新宿区西新宿1丁目8番1号(新宿ビル)
TEL東京(03) 343-5821 (内線)

氏 名 (3380) 井根士伊 譲

5. 添付書類の目録

- (1) 明細書
- (2) 図面
- (3) 願書副本
- (4) 著作権

1通
1通
1通
1通

50 127646



⑩ 日本国特許庁

公開特許公報

⑪ 特開昭 52-51815

⑫ 公開日 昭52(1977)4.26

⑬ 特願昭 50-127646

⑭ 出願日 昭50(1975)10.23

審査請求 未請求 (全6頁)

序内整理番号

6940 59
6655 57

⑮ 日本分類

970D1
990J42

⑯ Int.CI:

H04N 5/30
H01L 31/00

識別
記号

明細書

発明の名称 固体撮像装置

特許請求の範囲

半導体基体の一方の主面側に、絶縁膜を介して電荷転送用電極が被着配列される1の導電網の転送領域が形成され、之に対向し且つ之より上記半導体基体の他方の主面側に上記転送領域との間に他の導電型のベース領域を介して受光領域が形成され、上記ベース領域に所定電圧を印加することにより上記受光領域に蓄積した電荷を上記転送領域に転送し、上記電荷転送用電極に所定のクロック電圧を印加して電荷の転送を行うようにしたことを特徴とする固体撮像装置。

発明の詳細な説明

本発明は、電荷転送素子CCDを用いた固体撮像装置に係わる。

CCDを用いた固体撮像装置としてはフレームトランスファー方式によるもの、或いはインターライントランスファー方式によるものが提案されている。

フレームトランスファー方式による固体撮像装置

は、第1圖に示す如く撮像部(2)と、蓄積部(3)と、水平シフトレジスター(4)とから成る。撮像部(2)は矢印転送電極を有する転送部が例えば垂直方向に配列され、1つ置き又は2つ置きの転送電極を組として2相又は3相の転送クロック電圧が印加されて、各電極間又は各電極を通じて受光した光量に応じて各部に生じた電荷を例えば垂直方向に複数の転送部へとシフトして行くようとしたCCD(I)が複数列配列されて成る。又、蓄積部(3)は、受光はなされないようするが撮像部(2)を構成するCCD(I)に対応するCCD(II)が設けられて成る。そして、撮像部(2)の各部に生じた撮像光学像に応じた電荷パターンを、例えばテレビジョン映像に於いては、その搬送消去期間で、順次垂直方向にシフトさせて蓄積部(3)へと転送させ、この蓄積部(3)に一旦電荷パターンを蓄積し、その後シフトレジスター(4)に蓄積部(3)の各行の電荷を順次転送即ちシフトし、シフトレジスター(4)の出力端子によりこの電荷による撮像信号を取り出すものである。

特開昭52- 51615②

ところがこの方式による撮像装置では、暗視消去期間といり極めて短い時間で、撮像部(2)の各行の電荷をシフトさせて蓄積部(3)へと転送させるものであるから、この撮像部(2)から蓄積部(3)への転送クロックの周波数は 8MHz という高い周波数となつてしまふ。したがつてそのノイズは大となり回路構成が複雑になるという欠点がある。又、上述の撮像部(2)、蓄積部(3)、水平シフトレジスタ(4)は共通の半導体基体に並置配列されるので全体の面積が大となる。又、その受光は各転送電極間或いは電極を通じて行われるので、その受光効率が低いとか、受光感度、特に短波長側の受光感度が悪いなどの欠点がある。

一方、インターライントランスマスク方式による撮像装置は、第2図に示す如く矢印検索となる複数の島状受光部(5)が行及び列方向に配列され、各受光部(5)に隣り合つて、共通の列上の受光部(5)に共し矢印共通の C C D(1)より成る垂直シフトレジスタ(6)が配され、これらシフトレジスタ(6)の一端には共通の同様に C C D(1)より成る水平シフトレ

ジスタ(7)が設けられ撮像せんとする光学像に応じたバーナーの電荷を受光部(5)に得、この電荷を隣合ラシフトレジスタ(6)に暗視消去期間に於いて転送し、その後シフトレジスタ(6)の各転送部に転送された電荷をシフトレジスタ(7)に転送し、この電荷に応じた撮像信号を出力端子より順次得るものである。

このような構成による場合、暗視消去期間内各受光部(5)に対応して隣合つて設けられたシフトレジスタ(6)にその電荷を転送するのみで例えば垂直方向へのシフトを必要としないので前述したフレームトランスマスク方式による場合のように高い周波数のクロックを用いる必要がないという利点を有するが、この場合に於ても各受光部(5)とシフトレジスタ(6)とが並置配列されるととによつて全体の面積が比較的大となるという欠点はある。

本発明は、このような欠点を解消した簡体撮像装置を提供せんとするものである。

即ち、本発明に於いては、半導体基体の一主面側に埋込みチャネル部の C C D 構成を有する新

送領域を形成し、他方の主面側に受光領域を形成し、結果となる受光領域とこれに対応する転送領域との間に矢キトランジスタを介導させた構成となして之等のトランジスタのベースに所定の転送電圧を印加することによつて受光領域に生じた撮像せんとする光学像による電荷を転送領域に移す。この受光領域から転送領域への電荷の転送は直接的に行われるものであつて、前述したフレームトランズファ方式による場合のような高い周波数の転送クロックを必要とするものではない。

第3図ないし第6図を参照して、本発明によるPチャンネル形の埋込みチャンネル形のCCD構成を有する固体撮像装置の一例を詳細に説明するに、半導体基体、例えばシリコン基体側を就ける。この半導体基体側はその一主面(10a)側に埋込みCCDが形成され、之に対向して之より他方の主面(10b)側に受光領域が形成される。

埋込みCCDは、基体側の主面(10a)側に面して形成されたN形のチャンネルストップ領域側によつて区分されて矢々主面(10a)側に沿つて一方向、例えば列方向(垂直方向)に延長する帯状のP形

の比較的高い不純物濃度、例えば $2 \times 10^{16}/\text{cm}^3$ の半導体領域側と、之の下にこの領域以下全層に亘つて同様に異形を有するも領域間に比し低い不純物濃度、例えば $10^{15}/\text{cm}^3$ を有するP形の半導体領域側とが形成され所要の間隔を保持して形成された複数の転送領域側が平行配列されて成る。基体側の主面(10a)には、例えばSiO₂より成る絕縁膜側が被覆され、この絶縁膜側を介して各転送領域側上に之等転送領域側を横切る方向即ち行方向(水平方向)に延長する転送電極側が複数所要の間隔を保持して形成される。

一方、受光領域は、各転送領域側下に、即ち、各転送領域側より基体側の他方の主面(10b)側に、云い換えれば、基体側の厚さ方向側に、各転送領域側と各転送電極側との交叉部に對向して矢々島状のP形の電荷蓄積領域側がN形のベース領域となる半導体層側を介して形成され、更に各領域側と接して基体側の主面(10b)側にN形の共通の半導体層側が形成されて之と各領域側との間に矢々P-N接合Jが形成されるようになす。電荷蓄積領域

基板は例えば $10^{20}/\text{cm}^3$ オーダーの高い不純物濃度に選定される。又、N 形の半導体層 19 は、その電極側と接する部分は比較的低い不純物濃度例えば $10^{15}/\text{cm}^3$ オーダーの半導体層より構成するも、必要に応じて主面 (10b) 側の表面に N 形の高濃度例えば $10^{16}/\text{cm}^3$ オーダーの高濃度層 (19a) を形成し得る。又、各電荷蓄積領域側面から各転送領域 14 間に対向する部分と、各転送電極側面に對向する部分とに格子状に蓄積領域と同導電形を有するも、領域側に比し十分低い不純物濃度、例えば $10^{15}/\text{cm}^3$ のオーダーの P 形の電荷の蓄積を回遊する領域側を形成する。

チャンネルストップ領域側 10 とベース領域となる半導体層 19 は互に連続するようになす。又、ベース領域側より之上に所定の電圧を印加するための端子 B を導出する。これがたとえば第 4 図に示す如くチャンネルストップ領域側上に電極側をオーミックに被覆し、端子 B を導出する。

又、複数の 2 つ置きの転送電極側を相互に接続して之等 3 組の電極側の共通の端子 A1, A2, A3 に

3 組のクロックの 1, φ2, φ3 を印加するようになす。そして、基板側の裏面 (10b) 側より発光するようになす。

このような構成による固体像像装置は、基板 10 の一方の面 (10a) 面に矢印転送領域 14 に面し、共通の複数の転送電極側が絶縁膜側を介して矢印被覆された複数の埋込みチャンネルの CCD が形成される。そして、各 CCD に関し第 6 図にその等価回路を示すように、CCD の、その転送領域側上に絶縁膜側を介して各転送電極側が被覆された部分即ち各転送部に對応して、矢印領域側と共に半導体層側との間に形成された各 PN 接合子より成るフォトダイオード d が、矢印領域側をエミッタ領域とし半導体層側を共通のベース領域として転送領域側をコレクタ領域とする PNP 形トランジスタ Tr を介して接続された構成となる。

このような構成による本発明装置に於て、フォトダイオード d の共通のカソード即ち半導体層 19 の端子 C には、正の固定電位 Vss 例えば接地電位を取てフォトダイオード d に逆バイアスを与え

る。

そして、この構成で、検索となる各フォトダイオード d₁ に検像せんとする光学像を与えたことによつて生じた電荷を、トランジスタ Tr の共通のベース端子 B に負の所定電圧即ちトランジスタ Tr のエミッタ・ベース間結合 Je を順バイアスとする電圧を与えることによつて、CCD の各転送部に転送する。この転送は例えはテレビジョン映像に於ける情報消去期間に於て行う。そして、附後は各 CCD に於てその各転送電極端子 A₁, A₂, A₃ に転送クロック電圧を与えることによつて各転送部の電圧を依次隣合う転送部へと転送し、例えは図 2 図で説明した水平シフトレジスタ側へと移送させるものである。そして、この CCD に於ける電荷の転送時にはフォトダイオード d₁ に於て次の受光がなされている。

更に、本発明装置の動作を第 7 図を参照して説明すると、第 7 図 A に示す第 3 図中 A-A 構の断面に對応する不純物導電の分布は第 7 図 B に示す如くなる。今、この断面に於ての受光状態即ち

CCD に於ける電荷を転送している状態のボテンシャル状態をみると、第 7 図 C に示す如くなる。d₁ 及び d₂ は転送電極側に対する転送クロックの高電位レベルと低電位レベルを示す。この状態ではベース端子 B 即ち半導体層 H₁ には、任何零電位又は正の電圧が与えられ、結合 Je が逆バイアス状態となり、そのエミッタ領域即ち領域 H₂ はボテンシャルの井戸が生じている。したがつてこの状態で検像光学像に応じた受光をなすと、受光量に応じて電子の近傍に発生したキャリア即ちホール及び電子のうち、電子は端子 C 側に衝れて消滅するが、ホールは蓄積領域側に拡散し、ここで蓄積される。

次にこの状態から端子 B に負の電位を与えて結合 Je に順バイアスを与える。この時、電極間にクロック電位に比し十分低い電位レベル、即ち負の十分大なる電圧を与える。かくすると、領域 H₁ に蓄積されていた電荷、即ちホールは、第 7 図 D に示す如く CCD の転送電極側へと転送される。

そして、この状態から再び第 7 図 C の状態とさ

れこの状態で受光がなされると共に、第7図Dで説明した転送領域に転送された電荷は電極側に与えられるクロックによる電圧駆動によって第7図に於いて紙面と直交する方向に通常の埋込みチヤンネル形のCCDに於けると同様に転送されていく。

この場合、転送領域側に於て之に信号電荷が到来しても常に之が空乏化されているように、又その電荷が基体表面(10a)に達することがないように領域側の表面には高濃度掩蔽層が配され、且つベース領域側の不純物濃度はその多数やキャリア量が領域側を構成する両領域の及び側に於ける多数キャリアの量に対応するよりに比較的高く選択される。

上述したように本発明装置によれば、基体10の裏面(10b)側から受光をなし、表面(10a)側のCCDで転送するようになすもので、受光部と転送部とは基体側の深み方向に云わば立体的に構成されるので、全体の面積の縮少化をはかることができ、ひいては受光部の面積の増大化がはかる

ので、受光効率を上げることができる。又、従来のよう^にその受光を例えれば多結晶シリコンより成る転送電極を通じて行うようなことを回避できるので、多結晶シリコンを通じて受光する場合に比し特に短波長側に於ける受光感度の向上をはかることができるものである。又、受光領域からCCD側への転送はベース端子Bに例えれば帰還除去期間に於いて1パルスを与えるのみで行うことができる所以第1図について説明したフレームトランスクア方式に於ける8MHzといふような高い周波数の転送クロックの周波数を用いる必要もない。

次に、更に本発明装置の理解を容易にするために、第8図を参照して上述した本発明装置を作る製法の一例をその工程順に説明しよう。

先ず、第8図Aに示す如く例えれば厚さが150～300μmの、不純物濃度が約 $10^{18}/cm^3$ のN形のシリコンサブストレイトBを用意し、その一方の面に約2μmの深さを以つてP形の不純物をアライオニ注入、或いは蒸散法によつて選択的にドープして不純物濃度が $10^{20}/cm^3$ 程度の複数の島状の

電荷着積領域間を行及び列方向に所要の間隔を保持して配列すると共に、各領域間の領域間に、即ち各領域間と接し、且つ之等をとり囲むように格子状に、領域間と同導電形を有するもとの領域間に比し十分低い不純物濃度例えば $10^{15}/\text{cm}^3$ の領域間をイオン注入法、或いは拡散法によつて選択的に領域間と同程度の深さに形成する。

次に第 8 図 B に示す如くサブストレイト側の、領域間及び側を有する面上に N 形の不純物濃度が $10^{17}/\text{cm}^3$ 標度のシリコン層より成るベース領域となる半導体構造を形成する。この構造の形成は例えば、先ずサブストレイト側上に十分低い不純物濃度のシリコン層を $1\mu\text{m}$ 程度の厚さにエピタキシャル成長する。この時、このエピタキシャル層中に P 形の領域間及び側よりの不純物が拡散して各 P 形の領域間及び側がエピタキシャル層に少し広がり如く広がるが、このエピタキシャル層の P 形領域間及び側が入り込まない表面部分に N 形の不純物をイオン注入法成いは拡散によつてドープして N 形の半導体層を形成する。成いはこの半導

体層をそのエピタキシャル成長に際して N 形の不純物をドープして形成することもできる。次いで、この構造上に十分低い不純物の半導体例えはシリコン層厚を $2 \sim 4\mu\text{m}$ の厚さにエピタキシャル成長して基体層を構成する。

そして、第 8 図 C に示す如く半導体層間に先に形成した領域間と対向して転送領域間を構成する P 形の領域間と之の上に同様に P 形の領域間とを夫々拡散法成いはイオン注入法等によつて形成し、之等領域間に半導体層間に達する深さをもつて N 形のチャンネルストップ領域間を例えば $10^{16}/\text{cm}^3$ の不純物濃度を以つて選択的に同様に拡散法成いはイオン注入法等によつて形成する。この場合各領域間及び側の選択的拡散成いはイオン注入は図示しないが半導体層間に形成した SiO_2 等をマスクとして用いて行い、之等領域間及び側の形成後には、第 7 図 D に示す如くこのマスク層を除去し、半導体層間に、即ち基体層の面 (104) 上に例えば SiO_2 より成る絕縁膜をあらわめて形成し、之の上に転送電極間を平行配列する。そして、

サブストレイト側をその裏面よりその周辺部を残して中央部の動作領域部分をエッティングしてその厚みを10～15μmとし、この薄い部分のサブストレイト側によつて前述したダイオードとの共通のカソード領域側から各電荷蓄積領域との間にP-N接合J₁を形成するN形の半導体層④を形成する。このように周辺部の厚みは大にし、動作部のみの厚さを小とするときは、全体の機械的強度を保持しつゝ受光効率を高めることができる。

図9図は本発明装置の他の例を示すもので、この図に於いて第3図ないし第5図と対応する部分には同一符号を付して重複説明を省略するが、この例ではトランジスタTrのエミッタ領域側にL-H接合J₂を形成すべくそのベース領域側間に低濃度領域(17a)を形成し、之とは反対側に高濃度領域(17b)を形成した場合である。このようにエミッタ領域側にL-H接合J₂即ちエミッタ領域側に於ける少数キャリアに対するボテンシャルバリアを形成するときは、ベース領域側からエミッタ領域側に注入されたキャリアがこのボテン

シャルバリアによつて押し戻されることによつてこの領域側に於ける少数キャリアの拡散電流を小とするととができる。このトランジスタTrの電流増幅率の向上をはかることができるところとなる。

尚、上述した本発明装置の各例に於て、そのサブストレイト側から半導体基体側の半導体層④の表面に高不純物濃度(19a)を設けるときは、表面再結合の防止を行うことができる利益がある。又、図示しないが基体側の面(10b)側にSiO₂層のようないそその屈折率が基体側と空気との中間の値を有する層を被覆することによつてこの表面の反射防止を行つて受光効率の向上をはかることができる。

又、上述した各例に於て端子Cに負の電位を与えることによつて領域側の蓄積電荷を適當量消滅させ光量調整を行うようにすることもできる。

尚、上述した各例はP形の埋込みチャネル形CCD構成とした場合であるが、N形の埋込みチャネル形CCDに本発明を適用して同様の効果を得ることができるることは明らかであり、この場合に於ては各図に於ける各部の導電形と電圧の極


性とを反転させれば良い。

図面の簡単な説明


第1図及び第2図は従来の閾体増倍装置の構成図、第3図は本発明装置の一例の要部の拡大上面図、第4図及び第5図はそのA-A線とB-B線上の拡大断面図、第6図はその等価回路図、第7図はその説明図、第8図は本発明装置の製法の一例の工程図、第9図は本発明装置の他の例の要部の断面図である。

10は半導体基体、(10a)及び(10b)はその両主面、即ち駆送領域、10cはその高不純物濃度領域、10dはその低不純物濃度領域、10eはベース領域となる半導体層、即ちエミッタ領域となる電荷蓄積領域、10fは半導体層、即ち駆送電極、10gは絶縁膜である。

第1図



第2図




特許出願人 ソニー株式会社


代理人 伊藤典

特許 第52- 51815 ④


第3図




第5図




第6図




第4図



第9図




第1図



これはNPN接合型の
Pinned Photo Diode
の発明である。

第2図



Back Light

これは裏面照射の発明でもある。


Patent Claim in English Translation

(1) Along the front surface of a semiconductor substrate (Nsub),

File 1975-127646 Filed 1975/10/23
Public 1975-051815 Public 1977/04/26

(1) 半導体基体 (Nsub) の一方の主面側に、

(1)




Patent Claim in English Translation

- (1) Along the front surface of a semiconductor substrate (Nsub),
- (2) the charge transfer gate (CTG) is placed upon the oxide,

File 1975-127646 Filed 1975/10/23
Public 1975-051815 Public 1977/04/26

(2) 絶縁膜を介して電荷転送用電極(CTG)が被着配列される




Patent Claim in English Translation

- (1) Along the front surface of a semiconductor substrate (Nsub),
- (2) the charge transfer gate (CTG) is placed upon the oxide,
- (3) whereby a first region (P) is formed for charge transfer

File 1975-127646 Filed 1975/10/23
Public 1975-051815 Public 1977/04/26

(3) 1の導電型の転送領域 (P)が形成され、




Patent Claim in English Translation

- (1) Along the front surface of a semiconductor substrate (Nsub),
- (2) the charge transfer gate (CTG) is placed upon the oxide,
- (3) whereby a first region (P) is formed for charge transfer
- (4) On the opposite side of this region (P),

File 1975-127646 Filed 1975/10/23
Public 1975-051815 Public 1977/04/26

(4) 之 (P) に對向し




Patent Claim in English Translation

- (1) Along the front surface of a semiconductor substrate (Nsub),
- (2) the charge transfer gate (CTG) is placed upon the oxide,
- (3) whereby a first region (P) is formed for charge transfer
- (4) On the opposite side of this region (P),
- (5) on the back side of the semiconductor substrate (Nsub).

File 1975-127646 Filed 1975/10/23
Public 1975-051815 Public 1977/04/26

(5) 且つ之より上記半導体基体 (Nsub) の他方の主面側に




Patent Claim in English Translation

- (1) Along the front surface of a semiconductor substrate (Nsub),
- (2) the charge transfer gate (CTG) is placed upon the oxide,
- (3) whereby a first region (P) is formed for charge transfer
- (4) On the opposite side of this region (P),
- (5) on the back side of the semiconductor substrate (Nsub),
- (6) in between the region (P) for charge transfer,

File 1975-127646 Filed 1975/10/23
Public 1975-051815 Public 1977/04/26

(6) 上記転送領域 (P) との間に




Patent Claim in English Translation

- (1) Along the front surface of a semiconductor substrate (N_{sub}),
- (2) the charge transfer gate (CTG) is placed upon the oxide,
- (3) whereby a first region (P) is formed for charge transfer
- (4) On the opposite side of this region (P),
- (5) on the back side of the semiconductor substrate (N_{sub}),
- (6) in between the region (P) for charge transfer,
- (7) a base region (N) of another doping is formed.

File 1975-127646 Filed 1975/10/23
Public 1975-051815 Public 1977/04/26

(7) 他の導電型のベース領域 (N) を介して




Patent Claim in English Translation

- (1) Along the front surface of a semiconductor substrate (N_{sub}),
- (2) the charge transfer gate (CTG) is placed upon the oxide,
- (3) whereby a first region (P) is formed for charge transfer
- (4) On the opposite side of this region (P),
- (5) on the back side of the semiconductor substrate (N_{sub}),
- (6) in between the region (P) for charge transfer,
- (7) a base region (N) of another doping is formed.
- (8) Nearby, a photo sensing region (P) is formed.

File 1975-127646 Filed 1975/10/23
Public 1975-051815 Public 1977/04/26

(8) 受光領域 (P) が形成され、




Patent Claim in English Translation

- (1) Along the front surface of a semiconductor substrate (N_{sub}),
- (2) the charge transfer gate (CTG) is placed upon the oxide,
- (3) whereby a first region (P) is formed for charge transfer
- (4) On the opposite side of this region (P),
- (5) on the back side of the semiconductor substrate (N_{sub}),
- (6) in between the region (P) for charge transfer,
- (7) a base region (N) of another doping is formed.
- (8) Nearby, a photo sensing region (P) is formed.
- (9) By applying a proper clock pulse ⁽¹⁾ to the charge transfer gate (CTG), to the base region (N),

File 1975-127646 Filed 1975/10/23
Public 1975-051815 Public 1977/04/26

(9)上記ベース領域に所定電圧①を印加することにより




Patent Claim in English Translation

- (1) Along the front surface of a semiconductor substrate (N_{sub}),
- (2) the charge transfer gate (CTG) is placed upon the oxide,
- (3) whereby a first region (P) is formed for charge transfer
- (4) On the opposite side of this region (P),
- (5) on the back side of the semiconductor substrate (N_{sub}),
- (6) in between the region (P) for charge transfer,
- (7) a base region (N) of another doping is formed.
- (8) Nearby, a photo sensing region (P) is formed.
- (9) By applying a proper clock pulse ① to the charge transfer gate (CTG), to the base region (N),
- (10) The electronic charge (e⁺), which is stored in the photo sensing region (P),

File 1975-127646 Filed 1975/10/23
Public 1975-051815 Public 1977/04/26

(10) 上記受光領域に蓄積した電荷 (e⁺) を




Patent Claim in English Translation

- (1) Along the front surface of a semiconductor substrate (N_{sub}),
- (2) the charge transfer gate (CTG) is placed upon the oxide,
- (3) whereby a first region (P) is formed for charge transfer
- (4) On the opposite side of this region (P),
- (5) on the back side of the semiconductor substrate (N_{sub}),
- (6) in between the region (P) for charge transfer,
- (7) a base region (N) of another doping is formed.
- (8) Nearby, a photo sensing region (P) is formed.
- (9) By applying a proper clock pulse ① to the charge transfer gate (CTG), to the base region (N),
- (10) The electronic charge (e⁺), which is stored in the photo sensing region (P),
- (11) is transferred to the charge transfer region (P).

File 1975-127646 Filed 1975/10/23
Public 1975-051815 Public 1977/04/26

(11) 上記転送領域 (P) に転送し、




Patent Claim in English Translation

- (1) Along the front surface of a semiconductor substrate (N_{sub}),
- (2) the charge transfer gate (CTG) is placed upon the oxide,
- (3) whereby a first region (P) is formed for charge transfer
- (4) On the opposite side of this region (P),
- (5) on the back side of the semiconductor substrate (N_{sub}),
- (6) in between the region (P) for charge transfer,
- (7) a base region (N) of another doping is formed.
- (8) Nearby, a photo sensing region (P) is formed.
- (9) By applying a proper clock pulse ① to the charge transfer gate (CTG), to the base region (N),
- (10) The electronic charge (e⁺), which is stored in the photo sensing region (P),
- (11) is transferred to the charge transfer region (P).
- (12) By applying a proper clock pulse ② to the charge transfer gate (CTG),

File 1975-127646 Filed 1975/10/23
Public 1975-051815 Public 1977/04/26

(12) 上記電荷転送用電極(CTG)に指定のクロック電圧 ②を印加して




Patent Claim in English Translation

- (1) Along the front surface of a semiconductor substrate (N_{sub}),
- (2) the charge transfer gate (CTG) is placed upon the oxide,
- (3) whereby a first region (P) is formed for charge transfer
- (4) On the opposite side of this region (P),
- (5) on the back side of the semiconductor substrate (N_{sub}),
- (6) in between the region (P) for charge transfer,
- (7) a base region (N) of another doping is formed.
- (8) Nearby, a photo sensing region (P) is formed.
- (9) By applying a proper clock pulse ① to the charge transfer gate (CTG), to the base region (N),
- (10) The electronic charge (e⁺), which is stored in the photo sensing region (P),
- (11) is transferred to the charge transfer region (P).
- (12) By applying a proper clock pulse ② to the charge transfer gate (CTG),
- (13) the charge is further transferred in the adjacent CTD.

File 1975-127646 Filed 1975/10/23
Public 1975-051815 Public 1977/04/26

(13) 電荷の転送を行うようにしたことを




Patent Claim in English Translation

- (1) Along the front surface of a semiconductor substrate (N_{sub}),
- (2) the charge transfer gate (CTG) is placed upon the oxide,
- (3) whereby a first region (P) is formed for charge transfer
- (4) On the opposite side of this region (P),
- (5) on the back side of the semiconductor substrate (N_{sub}),
- (6) in between the region (P) for charge transfer,
- (7) a base region (N) of another doping is formed.
- (8) Nearby, a photo sensing region (P) is formed.
- (9) By applying a proper clock pulse ① to the charge transfer gate (CTG), to the base region (N),
- (10) The electronic charge (e⁺), which is stored in the photo sensing region (P),
- (11) is transferred to the charge transfer region (P).
- (12) By applying a proper clock pulse ② to the charge transfer gate (CTG),
- (13) the charge is further transferred in the adjacent CTD.
- (14) So defined solid state image sensor with the features described above is in the scope of the patent claim.

File 1975-127646 Filed 1975/10/23
Public 1975-051815 Public 1977/04/26

(14) 特徴とする固体撮像装置。




Patent Claim in English Translation

- (1) Along the front surface of a semiconductor substrate (N_{sub}),
- (2) the charge transfer gate (CTG) is placed upon the oxide,
- (3) whereby a first region (P) is formed for charge transfer
- (4) On the opposite side of this region (P),
- (5) on the back side of the semiconductor substrate (N_{sub}),
- (6) in between the region (P) for charge transfer,
- (7) a base region (N) of another doping is formed.
- (8) Nearby, a photo sensing region (P) is formed.
- (9) By applying a proper clock pulse ① to the charge transfer gate (CTG), to the base region (N),
- (10) The electronic charge (e⁺), which is stored in the photo sensing region (P),
- (11) is transferred to the charge transfer region (P).
- (12) By applying a proper clock pulse ② to the charge transfer gate (CTG),
- (13) the charge is further transferred in the adjacent CTD.
- (14) So defined solid state image sensor with the features described above is in the scope of the patent claim.

File 1975-127646 Filed 1975/10/23
Public 1975-051815 Public 1977/04/26

Buried Pinned Photodiode Patent
invented by Hagiwara in 1975
with built-in Global Shutter Function
and Back Light Illumination Scheme



Patent Claim in English Translation

- (1) Along the front surface of a semiconductor substrate (N_{sub}),
- (2) the charge transfer gate (CTG) is placed upon the oxide,
- (3) whereby a first region (P) is formed for charge transfer
- (4) On the opposite side of this region (P),
- (5) on the back side of the semiconductor substrate (N_{sub}),
- (6) in between the region (P) for charge transfer,
- (7) a base region (N) of another doping is formed.
- (8) Nearby, a photo sensing region (P) is formed.
- (9) By applying a proper clock pulse ① to the charge transfer gate (CTG), to the base region (N),
- (10) The electronic charge (e⁺), which is stored in the photo sensing region (P),
- (11) is transferred to the charge transfer region (P).
- (12) By applying a proper clock pulse ② to the charge transfer gate (CTG),
- (13) the charge is further transferred in the adjacent CTD.
- (14) So defined solid state image sensor with the features described above is in the scope of the patent claim.

File 1975-127646 Filed 1975/10/23
Public 1975-051815 Public 1977/04/26

Buried Pinned Photodiode Patent invented by Hagiwara in 1975 with built-in Global Shutter Function and Back Light Illumination Scheme




Fig. 6

Global Shutter Function with MOS Capacitor Buffer Memory