Pinned Photodiode (Sony original HAD sensor) was invented by Hagiwara in 1975 at Sony



The first publication of a P+NP junction type Pinned Photodiode in 1978 at Tokyo Conference

Proceeding of the 10th Conference on Solid State Devices, Tokyo, 1978; Japanese Journal of Applied Physics, Volume 18(1979) Suuplement 18-1,pp.335-340 "A 388H x 488V CCD Imager with Narrow Channel Transfer Gate" reported by Yoshiaki Daimon-Hagiwara, Motoaki Abe and Chikao Okada



NEC 1980-123259 Patent on Buried Photodiode

NOT Pinned -



The surface can be depleted and not pinned. This is NOT a pinned photodiode patent.

(19)



⑫ 公開特許公報 (A)

日本国特許庁 (JP)

DInt. Cl. ³	識別記号	庁内整理番号	@公開 昭和57年(1982)3月19E
H 01 L 27/14		7021-5F	
29/76		68515 F	発明の数 2
31/10		7021—5 F	審査請求 未請求
H 04 N 5/30		6940-5C	
			(人 声 曹

(全5頁)

GインターラインCCDセンサとその駆動方法

- ③特 願 昭55-123259
- @出 願 昭55(1980)9月5日
- ② 発明者、白木廣光

東京都港区芝五丁目33番1号日 本電気株式会社内

- 砂発 明 者 寺西信一
 東京都港区芝五丁目33番1号日
 本電気株式会社内
- ①出 顧 人 日本電気株式会社 東京都港区芝5丁目33番1号
- 一個代 理 人 弁理士 内原晋

The surface can be depleted and not pinned. This is NOT a pinned photodiode patent.

明相

発明の名称 インターウイン CCD センサとそ の副酒方法

特許補末の範囲

 一導電影を有する準導体基板上に該半導体表 板と反対の導電型を有する第1の微小領域とこれ に接して形成された時配基板と同一の導電形の端 2の微小領域とこれらの微小領域を含む前記半導 体態板上に形成された絶縁範上に少くとも1/2歳 以上の電荷転送後とを設けた操像素子の単位セル において、南記第1の微小領域がビンチオフする のに必要な前記基板と前記第1の微小領域の間の 逆バイアス電圧を覧,前記第2の微小領域のフェ ルミレベルとイントリンシェクフェルミレベルの 差を 4mp+としたとき

Va + 24pp + < 30 ボルト

を満たすように得成されていることを登録とする インターライン CCD センサ。

2. 一课道形在有了名米煤体兼做上汇牍举媒体基

概と反対の帰還型を有する第1の最小領域とこれ に接して形成された前配基板と同一の導電機の第 2の最小領域とこれらの最小領域を含む前配半導 体基板上に形成された絶景度上に少くとも 1/2設 以上の電荷転送段を設けた操業素子の単位セルに おいて前記第1の最小領域がビンチオフするのに 必要な前記集板を訪記第1の最小領域の間の違べ イアス電圧を V_B,前記第2の後小領域のフェルミ レベルとインドリンシ・クフェルミレベルの最を 9pp*, としたとき

Vp + 24pp < 30 the h

をみたすように構成されたインターライン CCDセンサの的記載2の領域の数面通信使 %・ を

 $V_{\rm B} + 2\phi_{\rm VP}^{+} < P_{\rm P}^{+}$

にするととによって前記級小領域から前記伝送段

へ面荷を移動することを特徴とするインターライ

ンCCDセンサの感動法。

NEC 1980-123259 Patent on Buried Photodiode

発明の評細な説明

本莞明はイメージャンナキにインターライン

The surface can be depleted and not pinned. This is NOT a pinned photodiode patent.

のチャネル郡のフェルミ竈位と異性フェルミ黽位 との滴 VF は連席地対線を用いるので、 P チャン オルでも絶対値を用いる。 基板の内部の空芝化し ていない部分のフェルミ 電位を活撃としたトラン スフェゲートのチャネル電位は n チャネル型の場 行は正であり、 P チャネル望の場合は自なので、 絶対順を知いる。

認由の簡単な説明

第1回は同体運像装置の公式的手面図、第2回 と第3回はこの発明のそれぞれ異なる実施別において、 審査領域を表面と垂直方向に見たときの電 並分布を示した脳である。

1……溶積領域、2……弱号範荷転送争峻(垂直 UCDレシスタ)、3……トランスファゲート、6 ……希板、7……秋雨庫、9……基板の内部の空 だ化していない婦分のフェルミ調催、VOBF…… 春秋浪域が光金に空芝化するのに必要な虚似と蓄 減限域との間の違パイアス電圧。





This patent claims also that Figure 2 case is OK which

means that this is NOT a Pinned Photodiode. This is NOT more than a buried Photodiode.



means that this is NOT a Pinned Photodiode. This is NOT more than a buried Photodiode.