
# P+NP/Sub junction type Pinned Photo Diode


invented by Hagiwara at Sony in Japanese Patent 1975-134985.

File 1975-134985 Filed 1975/11/10 Public 1975-058414 Public 1977/05/13 Grant 1983/10/19

Patent Claim in English Translation

(1) In the semiconductor substrate (Nsub), the first region(Pwell) of the first impurity type is formed, (2) on which, the second region (N) of the second impurity type is formed. (3) The charge (e-) from the light collecting part (N/Pwell Junction ) is transferred to the adjacent charge transfer device (CTD). (4) Both are placed along the main surface of the semiconductor substrate. (5) In the solid stare image sensor so defined, a rectifying Emitter junction (Je) is formed on the second region (N) of the light collecting part (N/Pwell), (6) forming a P+NP Junction type transistor structure with the N/Pwell junction as Collector junction (Jc). (7) The charge, stored in the Base region (N) according to the illuminated light intensity, is transferred to the adjacent CTD. The solid state image sensor so defined is in the scope of this patent claim.





Japanese Patent of SONY HAD sensor

Sony Original **HAD Sensor** Japanese Patent

by Yoshiaki Hagiwara at Sony See Patent 1975-134985 (November 10, 1975)

Hole Accumulation Diode (HAD)

**Patent Claims** Built-in Vertical Overflow Drain (VOD) Function (1) In the semiconductor substrate (Nsub), Main Surface Substrate Substrate Main Surface Case(1) Front Light Illumination Case(2) Back Light Illumination

Japanese Patent of SONY HAD sensor

Sony Original **HAD Sensor** Japanese Patent

by Yoshiaki Hagiwara at Sony See Patent 1975-134985 (November 10, 1975)

Hole Accumulation Diode (HAD)

**Patent Claims** 

Built-in Vertical Overflow Drain (VOD) Function

(1) In the semiconductor substrate (Nsub), the first region (Pwell) of the first impurity type is formed, Main Surface Substrate Pwell Pwell Substrate Main Surface Case(1) Front Light Illumination Case(2) Back Light Illumination

Japanese Patent of SONY HAD sensor by Yoshiaki Hagiwara at Sony


Sony Original HAD Sensor Japanese Patent

See Patent 1975-134985 (November 10, 1975)

Hole Accumulation Diode (HAD)

Patent Claims

Built-in Vertical Overflow Drain (VOD) Function



Japanese Patent of SONY HAD sensor by Yoshiaki Hagiwara at Sony

Sony Original HAD Sensor Japanese Patent


See Patent 1975-134985 (November 10, 1975)

Hole Accumulation Diode (HAD)

Patent Claims

Built-in Vertical Overflow Drain (VOD) Function

- (3) The charge (e-) from the light collecting part (N/Pwell Junction) is transferred to the adjacent charge transfer device (CTD).
- (4) Both are placed along the main surface of the semiconductor substrate.



Japanese Patent of SONY HAD sensor by Yoshiaki Hagiwara at Sony

Sony Original HAD Sensor Japanese Patent

See Patent 1975-134985 (November 10, 1975)

Hole Accumulation Diode (HAD)

**Patent Claims** 

Built-in Vertical Overflow Drain (VOD) Function

(5) In the solid stare image sensor so defined, a rectifying Emitter junction (Je) is formed on the second region (N) of the light collecting part (N/Pwell), Main Surface Substrate Pwell e- e-Pwell Substrate Main Light <sup>l</sup> Surface Light Case(2) Back Light Illumination Case(1) Front Light Illumination

Japanese Patent of SONY HAD sensor by Yoshiaki Hagiwara at Sony

Sony Original HAD Sensor Japanese Patent

See Patent 1975-134985 (November 10, 1975)

Hole Accumulation Diode (HAD)

Patent Claims

Built-in Vertical Overflow Drain (VOD) Function

(6) forming a P+NP Junction type transistor structure with the N/Pwell junction as Collector junction (Jc). Main Surface Substrate Pwell e- e-Pwell Substrate Main Light <sup>l</sup> Surface Light Case(2) Back Light Illumination Case(1) Front Light Illumination

Japanese Patent of SONY HAD sensor by Yoshiaki Hagiwara at Sony

Sony Original HAD Sensor Japanese Patent


See Patent 1975-134985 (November 10, 1975)

Hole Accumulation Diode (HAD)

Patent Claims

Built-in Vertical Overflow Drain (VOD) Function

(7) The charge, stored in the Base region (N) according to the illuminated light intensity, is transferred to the adjacent CTD. The solid state image sensor so defined is in the scope of this patent claim.



@ 日本国特許庁(JP) ① 特許出願公告

②特 許 据(B2) 昭58-46905

60Int.Cl.3

識別記号

庁内整理番号

昭和58年(1983)10月19日 例90公告

H 04 N H 01 L 27/14 6940-5C 6819-5F

発明の数 1

(全4頁)

经固体操像装置

40种 昭50-134985

22出 昭50(1975)11月10日

**@公** 昭52-58414

63吨52(1977) 5 月13日

6%祭 萩原 食昭

横浜市保土ケ谷区狩場町 303 の

159 狩場台アパート 402号室

賢 人 ソニー株式会社 O'0.88

東京都品川区北品川6丁目7番35

弁理士 伊藤 育 仍使代

の特許請求の範囲

2

像装置は、第1図に示すように、夫々絵素となる 光威知能(センサー部)1が行(水平)及び列 (垂直)方向に夫々複数個配列され、共通の列上 の光威知部1に関し、共通の垂直シフトレジスタ 5 2が設けられている。この垂直シフトレジスタ2 はCCDよりなり、その電荷転送部が、対応する 列上の光感知部1に失々関合つて設けられる。又、 各シフトレジスタ2の一端(第1図に於いて下鑑) には水平シフトレジスタ3が設けられ、操像光学 10 像に広じて各光感知部1に生じた電荷を、例えば テレビジョン映像に於いては、その帰継消去期間 に於いて垂直シフトレジスタ2の各転送部に転送 し、このシフトレジスタ2によつてこの電荷を垂 直方向に順次シフトして水平シフトレジスタ3に 15 転送し、更にこの水平シフトレジスタによつて各

#### 母特 許 公 報(B2) 昭58-46905

### の特許請求の範囲

1 半導体基体に、第1導電型の第1半導体領域 と、之の上に形成された第2導電型の第2半導体 領域とが形成されて光磁知器と之よりの電荷を転 送する電荷転送部とが上記半導体基体の主面に船 記光感知部の上記第2半導体領域に整造性接合が 形成され、放接合をエミツタ接合とし、上配第1 及び館 2半導体領域間の接合をコレクタ接合とす るトランジスタを形成し、紋トランジスタのベー スとなる上記第2半導体領域に光学像に応じた電 25 荷を蓄積し、ことに蓄積された電荷を上記転送部 に移行させて、その転送を行うようにしたことを 特徴とする固体機像装置。

### 発明の詳細な説明

チャンネル型CCDを用いた固体排像装置に係わ 80

CCDを用いた固体整像装置としてはスレーム トランスフア方式によるもの、祓いはインターラ イントランスファ方式によるものが提案されてい 35 60

インターライントランスファ方式による固体機

15 転送し、更にとの水平シフトレジスタによつて各 行の統隶に関する電荷を水平方向にシフトして出 力理子もよりとの電荷に応じた機像信号を得るよ ろになされている。

このような構成による個体操像装置の光感知器 う如く配置されて成る固体操像装置に於いて、上 20 1とこれに舞台う垂直シフトレジスタ2の転送器 の構造を第2回及び第3回に示す。この例に於い ては組込みチャンネル型CCD構成とした場合で、 この場合、半導体基体4に、第1の導電型例えば P型半導体領域5と、これの上に基体4の一主面 ★ a になんで第2の基電型倒えばN型の半導体値 練6とが設けられ、主断4×に桁つて光感知部1 とこれに関合つてシフトレジスタ2の各転送票7 が設けられてなる。8は領域5と同導電型のチャ シネルストツバー領域で、各感知部1間、及び各 本発明は電荷転送素子(CCD)、特に埋込み 30 シフトレジスタ2間を互に分離するものであり、 9は領域6と同連電影を有するもこれより低い不 純物濃度を有し、光感知能1とこれに顕合うシフ トレジスタ2との間に設けられて両者間に電位庫 機を形成する為の領域である。

> 光感知部1及び転送部7上の、主面4 a 上には 例えば510。より成る絶縁膜10が被磨される。 そして、これの上に各シフトレジスタ2に対し、

### ⊕特許公報(B2) 昭58-46905

(2)

**帯公 昭58-46905** 

3

その共産の行上の転送師に関して共通に転送電極 1 1 が延長接着され、この電極1 1 上には可様に 例えばSLO₂より成る軽線膜1 2 が被着され、こ れの上に跨いで特に光感知能1 上を含んでいわゆ るセンサー電板1 3 が接着される。この電極1 3 5 類の電位するを与える。 は光透過性を有するネサ、収いは不純物が高機度 をもつてドープされて呼電性が付与された多組品 ンリコン層より構成される。

とのような構成による固体機像装置の光感知器 1に対する光は少なくとも電極13とこれの下の か 絶縁観10を通じて与えるので、特に極致長側に おける感覚が低くなる欠点がある。

本発明は上述した欠点を改善した固体機像装置 を提供せんとするものである。

第4回及び第5回を参照して本発明を説明する。25 之等第4回、第5回に近いて、第2回及び第3回 と対応する部分には同一符号を付して重要説明を 名略する。

本発明に於いては、光感知能1上の少なくとも 受光領域上の絶縁勝10及び12を除去し、窓 14を形成すると共に、光感知能1の半導体領域 6上に主面4日に臨んで整微性接合Jeを形成す る。この接合Je は例えば第4間に示す知く領域 6と異なる導電型即5P型の不確勝がドープされ た多結晶シリコン層より収る領域15を窓14を 極定電位、即ち例えば接物電位を与える。一力、 受光期間即ちシフトレジスタ 2 に続ける転送期間 中にエミツタ領域15間ちセンサー電極16の調 子Sには、接合Je に逆バイアスを与える所定の 負の電位するを与える。

類くすると第8図Aに示すPNPトランシスタ の新面に於ける電位分布は、第8回目に示す如く なり、機像大学像による光明射によって生じたキ ヤリア即ちキール及び電子のうちホールョーは施 子む側に使れて消滅するが、電子を一はベース値 域 6 に蓄積される。この場合、或る量以上の電荷 e 「が蓄積されると複合」とが順バイアスとなり、 この或る量以上の電荷切ち電子はエミツタ側にオ ーパーフローする。

35 そして、この光感知影1のペース個域をに唇標された電荷を例えば帰標消去期間に挟いてシフトレジスタ2の転送部7に転送する。この転送は、通常の知くセンター電極16に対し転送電極11に所要の負の電位を与えることによつて転送部720 にボデンシケル井戸を形成してその転送を行う。その後はこのシフトレジスタ2に跨いて第1回に限別したように各転送部7の電荷を重直方向に服火ンフトさせる。このシフトは通常の知ぐ転送電板11にクロンク電圧を与えて行う。そしてこの25 間、即ち転送期間中に軌送したと同様に確像光学

た多結晶シリコン層より成る領域15を窓14を 25 間、即ち転送期間中に前述したと同様に撮像光学 通じて光感知部1の半導体層6上に被着生成させ てPN接合を形成するようになすこともできるし、 或いは第5図に示す如く光感知部1の半導体領域 6上に選択的に領域6と異なる導電型の不純物を 例えばイオン注入法或いは拡散法によつてドープ 30 頭に述べたようにセンサー電極を構成する多結晶 し、 P型の領域 15を形成して接合Jeを形成す るようになすこともできる。第5図に於いて16 は領域15の一部にオーミツクに被着した電極即 ちセンサー電極で、第4図の例では領域15自体 をいわばセンサー電極とした場合である。

斯くして光感知部1に、接合Je をエミツタ接 合とし、半導体領域 5 及び 6 間に形成される PN 接合Jc をコレクタ接合とするトランジスタ、即 ち領域15,6及び5を夫々エミツタ、ペース及 びコレクタの各領域とするPNPトランジスタを 40 構成する。

このような構成に於いて、半導体領域5即ちゃ フトレジスタ2の基体領域となり前述のトランジ スタのコレクタ領域となる領域5の端子Cに正の

像による受光をなす。

上述の本発明装置によれば、その光感知部1を 構成するトランジスタのエミツタ領域15に於い て直接的に受光がなされるようになしたので、冒 シリコンを通じて更にその下の絶縁膜を介して受 光をなす場合の感度に比し特に短波長側の感度の 向上を図ることができるものである。

更に本発明装置によれば、或る以上に生じた電 35 荷をオーパーフローし得るものであるから従来の もののようにオーバーフロードレインを特設する 必要がなく、更にセンサー電極に与える電位によ つてオーバーフローの生じ始める電荷量を調整設 定できる利益もある。

尚、接合Je としては種々の構成をとり得、へ テロ接合、ショツトキー障壁による構成をとるこ ともできる。又、各部の導電型を図示とは逆導電 型とするなど種々の変更をなし得ることは明らか であろう。

(3) 特公 超58-46905

### 関節の簡単な説明

第1回は本発明の説明に供する固体操像装置の 構成図、第2回はその要部の拡大平面図、第3回 はそのA-A線上断面図、第4回は本発明装置の 一例の要部の拡大断面図、第5回は本発明装置の 他の例の要部の拡大断面図、第5回は本発明装置の

### の動作の説明図である。

4 は半導体基体、1 は光感知部、2 はシフトレ ジスタ、5 及び6 は半導体領域、8 はチャンネル ストツバー領域、9 は障壁領域、1 5 はエミツタ 領域、1 6 はセンサー電極、Je 及びJe は接合 である。

Fig. 1 Top View of Conventional Interline Transfer CCD Image Sensor




Fig. 2 Top View of Conventional Interline Transfer CCD Image Sensor Picture Element Cell





Fig.3 Conventional Buried Channel CCD type MOS Capacitor Photodiode Structure


(4)


粹公 昭58-46905

Fig. 4 Schottky Barrier type Photodiode



### @特 許 公 報(B2) 昭58-46905







# P+NP/Sub junction type Pinned Photo Diode

invented by Hagiwara at Sony in Japanese Patent 1975-134985.

File 1975-134985 Filed 1975/11/10 Public 1975-058414 Public 1977/05/13 Grant 1983/10/19

Patent Claim in Original Japanese

(1)半導体基体 (Nsub) に、第1電導型の第1半導体 領域 (Pwell) と、(2) 之の上に形成された第2導電型 の第2半導体領域(N) とが形成されて(3)光感知部 ( N/Pwell junction) と之よりの電荷を転送する電荷 転送部 (CTD) とが (4)上記半導体基体 (Nsub) の 主面に沿う如〈配置されて成る(5)固体撮像装置 (Solid State Image Sensor) に 於いて、上記光感知 部の上記第2半導体領域に整流性接合が形成され、 該接合をエミッタ接合 (Emitter)とし、(6)上記第1 及び 第2半導体領域間 の接合 をコレクタ接合 (Collector)とするトランジスタ (P+NP Transistor) を形成し、(7) 該トランジスタの ベース (Base) と なる上記第2半導体領域(N)に 光学像に応じた電荷 を蓄積し、ここに蓄積された電荷を上記転送部 (CTD) に移行させて、その転送を行うようにしたことを特徴 とする固体撮像装置 (Solid State Image Sensor)。

