



Buried Photodiode was invented by Hagiwara at Sony in 1975 See Japanese Patent 1975-127647

NPN junction type Pinned Photodiode
with the built-in Global Shutter function
with the MOS capacitor Buffer Memory
Capacitance which can store temporally
the signal photo charge (e^+) by clocking





This is also a Pinned Photodiode.




Sony Hagiwara Patent on the NPN junction/substrate type Pinned Photodiode with a built-in Global Shutter Operation and Back Light Illumination scheme.

See Japanese Patent 1975-127647 (Oct 23, 1975) by Hagiwara Yoshiaki at Sony in 1975.



See JP 1975-127647



The back light can be blocked from reaching the front silicon wafer surface for Global Shutter Operation Mode.

Pinned Photodiode

defined in Japanese Patent 1975-127647

invented by Yoshiaki Hagiwara at Sony on October 23, 1975

- (1) 半導体基体の一方の主面側に、
- (2) 絶縁膜を介して電荷転送用電極が被着配列される
- (3) 1の導電型の転送領域が形成され、
- (4) 之より上記半導体基体の他方の主面側に
- (5) 上記転送領域に接する他の導電型の領域と
- (6) 該領域に接する1の導電型の領域とより成る
- (7) 受光部が形成され、
- (8) 上記転送用電極に所要の電圧を印加することにより、
- (9) 上記受光領域に蓄積した電荷を上記転送領域に転送し、
- (10) 上記電荷転送用電極に
- (11) 上記所要の電圧とは異なるクロック電圧を印加して
- (12) 上記基体の上記一方の主面に沿って
- (13) 電荷の転送を行うようにしたことを
- (14) 特徴とする固体撮像装置


特許請求範囲

See JP 1975-127647

NPNPsub junction type Pinned Photodiode

(1) Along the main surface of the semiconductor substrate


(1) 半導体基体の一方の正面側に、



NPNPsub junction type Pinned Photodiode


(2) The charge transfer gate (GSCTG) is formed upon the oxide,

(2) 絶縁膜を介して電荷転送用電極 (GSCTG) が被着配列される



NPNPsub junction type Pinned Photodiode


- (3) The charge transfer region (N) of the first conductivity is formed,
(3) 1の導電型の転送領域が形成され、



NPNPsub junction type Pinned Photodiode

- (4) Along to the opposite side of the said semiconductor main surface ,
(5) another region (P) of another conductivity type is formed


(4) 之より上記半導体基体の他方の正面側に
(5) 上記転送領域に接する他の導電型の領域と



NPNPsub junction type Pinned Photodiode

- (6) With the said the first conductivity region (N),
(7) a photo sensing structure (NP junction) is formed.


(6) 該領域に接する1の導電型の領域とより成る
(7) 受光部 (NP junction) が形成され、



NPNPsub junction type Pinned Photodiode

- (8) By applying a proper voltage on the said charge transfer gate (GSCTG)
(9) the charge (e^+) in the photo sensor is transferred to the CTG region

(8) 上記転送用電極(GSCTG)に所要の電圧を印加することにより、
(9) 上記受光領域に蓄積した電荷を上記転送領域(CTG)に転送し、



NPNPsub junction type Pinned Photodiode


See JP 1975-127647

- (10) On the said charge transfer gate (GSCTG),
- (11) applying a different voltage from the said previous one
- (12) along the said main surface
- (13) the electric charge (e+) is to be transferred.
- (14) So defined photo image sensing structure is in the patent claim.

- (10) 上記電荷転送用電極 (GS)に
- (11) 上記所要の電圧とは異なるクロック電圧 を印加して
- (12) 上記基体の上記一方の主面に沿って
- (13) 電荷の転送を行うようにしたことを
- (14) 特徴とする固体撮像装置


Clocking for Global Shutter Operation Mode with the MOS Buffer Memory Capacitance which can store temporarily the signal photo charge (e+).

Clocking for Charge Transfer Operation Mode to the adjacent CTD



Japanese Patent by Yoshiaki Hagiwara at Sony

NPNPsub junction type Pinned Photodiode
with Global Shutter Function and Back Light Illumination Scheme
See 1975-127647 (October 23, 1975)



See JP 1975-127647

Sony Hagiwara Patent on the NPN junction/substrate type Pinned Photodiode with a built-in Global Shutter Operation and Back Light Illumination scheme.

Japanese Patent 1975-127647 (Oct 23, 1975) by Hagiwara Yoshiaki at Sony in 1975.



特許願 (6)

昭和 50 年 10 月 23 日

特許庁長官 斎藤英雄殿

1. 発明の名称 固体撮像装置

2. 発明者
住所 神奈川県横浜市保土ヶ谷区狩場町 303-159
氏名 萩原ヨシタキ

3. 特許出願人
東京都品川区北品川6丁目7番35号

(210) フニー株式会社
代表者 盛山昭夫

4. 代理人
番 160

住所 東京都新宿区西新宿1丁目8番1号 (新宿ビル)
TEL 東京 (03) 343-5821 (代表)

氏名 (3360) 斎藤大伊藤

5. 添付書類の目録

- (1) 明細書
- (2) 図面
- (3) 印刷用紙
- (4) 契約状

1 通
1 通
1 通
1 通

50 127647

⑯ 日本国特許庁

公開特許公報

⑮ 特開昭 52-51816

⑯ 公開日 昭 52. (1977) 4. 26

⑰ 特願昭 50-127647

⑱ 出願日 昭 50. (1975) 10. 23

審査請求 未請求 (全6頁)

序内整理番号

6940 59
6655 57

⑲ 日本分類

976D1
9915742

⑳ Int.CI²

H04N 6/30
H01L 31/00

識別
記号

See JP 1975-127647

明細書

発明の名称 固体撮像装置

特許請求の範囲

半導体基板の一方の正面側に、絶縁膜を介して電荷転送電極が複数配列される1の導電型の転送領域が形成され、之より上記半導体基板の他方の正面側に上記転送領域に接する他の導電型の領域と該領域に接する1の導電型の領域となり成る受光領域が形成され、上記転送電極に所要の電圧を印加することにより、上記受光領域に蓄積した電荷を上記転送領域に転送し、上記電荷転送用電極に上記所要の電圧とは異なるクロック電圧を印加して上記基板の上記一方の正面に沿つて電荷の転送を行うようにしたことを特徴とする固体撮像装置。

発明の詳細な説明

本発明は、電荷転送電子CCDを用いた固体撮像装置に係わる。

CCDを用いた固体撮像装置としては、フレームトランスマスク方式によるもの、或いはインター

ライントランスマスク方式によるものが提案されている。

フレームトランスマスク方式による固体撮像装置は、第1図に示す如く、撮像部(2)と、蓄積部(3)と、水平シフトレジスタ(4)とから成る。撮像部(2)は夫々転送電極を有する転送部が例えば垂直方向に配列され、1つを又は2つ重ねた転送電極を組として2相又は3相の転送クロック電圧が印加されて、各電極間又は各電極を通じて受光した光量に応じて各部に生じた電荷を例えば垂直方向に隣合う転送部へとシフトしていくようにしたCCD(1)が複数列配列されて成る。又、蓄積部(3)は、受光はなされないようにするが、撮像部(2)を構成するCCD(1)に対応するCCD(1)が設けられて成る。そして、撮像部(2)の各部に生じた撮像光学像に応じた電荷パターンを、例えばテレビジョン映像においては、その情報消去期間で、順次垂直方向にシフトさせて蓄積部(3)へと転送させ、この蓄積部(3)に一旦電荷パターンを蓄積し、その後、シフトレジスタ(4)に蓄積部(3)の各行の電荷を順次転送即

特開 75-524516

ちシフトし、シフトレジスタ(4)の出力端子よりこの電荷による撮像信号を取り出すものである。

ところが、この方式による撮像装置では、帰線消去期間という極めて短い時間で撮像部(4)の各行の電荷をシフトさせて蓄積部(4)へと転送させるものであるから、この撮像部(4)から蓄積部(4)への転送クロックの周波数は 8 MHz という高い周波数となってしまう。したがつて、そのノイズは大となり、四路構成が複雑になるという欠点がある。又、上述の撮像部(4)、蓄積部(3)、水平シフトレジスタ(4)は共通の半導体基板に並置配列されるので、全体の面積が大となる。又、その受光は各転送電極間に亘る電極を並じて行われるので、その受光効率が低いとか、受光感度、特に短波長側の受光感度が悪るいなどの欠点がある。

一方、インターライントランスファ方式による撮像装置は、第 2 図に示す如く夫々絵画となる複数の層状受光部(5)が、行及び列方向に配列され、各受光部(5)に場合つて、共通の列上の受光部(5)に接し、夫々共通の CCD(6)より成る垂直シフトレ

ジスタ(6)が配列され、これらシフトレジスタ(6)の一端には共通の回路に CCD(6)より成る水平シフトレジスタ(7)が設けられ、撮像せんとする光学像に応じたパターンの電荷を受光部(5)に得、この電荷を隣合うシフトレジスタ(6)に帰線消去期間において転送し、その後、シフトレジスタ(6)の各転送部に転送された電荷をシフトレジスタ(7)に転送し、この電荷に応じた撮像信号を出力端子より順次得るものである。

このよう構成による場合、帰線消去期間に各受光部(5)に対応して隣合つて設けられたシフトレジスタ(6)にその電荷を転送するのみで、例えば垂直方向へのシフトを必要としないので前述したフレームトランスマスク方式による場合のように高い周波数のクロックを用いる必要がないという利点を有するが、この場合に於ても各受光部(5)をシフトレジスタ(6)とが並置配列されていることによつて全体の面積が比較的大となるという欠点はある。

本発明はこのような欠点を解消した固体撮像装置を提供せんとするものである。

即ち、本発明に於いては、半導体基体の一主面側に表面形 CCD 領域を有する転送領域を形成し、他方の主面側に受光領域を形成し、上記転送領域上に絶縁膜を介して被着した転送電極に所要の転送電圧を印加することによつて上記受光領域に生じた撮像せんとする光学像による電荷を転送領域に移す。この受光領域から転送領域への電荷の転送は直接的に行われるものであつて、前述したフレームトランスマスク方式による場合のような高い周波数の転送クロックを必要とするものではない。

第 3 図ないし第 5 図を参照して、本発明による固体想像装置の一例を詳細に説明するに、半導体基体、例えはシリコン基体 A を設ける。この半導体基体 A は、その一主面 (10a) 側に表面形 CCD が形成され、之に対向して之より他方の主面 (10b) 側に受光領域が形成される。

CCD 領域は、基体 A の主面 (10b) 側に面して形成された例えは厚さが 2 μm の N 形の比較的低い不純物濃度を有する半導体層 B に、之に比し十分高い不純物濃度を有する同様に複数のチャンネルスト

ッパー領域 C が、主面 (10a) を沿つて一方向例えは列方向 (垂直方向) に沿つて延長する如く平行配列され、各チャンネルストッパー領域間に半導体層 D により成る転送領域 D が形成される。又、基体 A の主面 (10a) には、例えは 810_2 より成る絶縁膜 E が被着され、この絶縁膜 E を介して各転送領域 D 上に之等転送領域 D を横切る方向即ち行方向 (水平方向) に延長する転送電極 F が被着本所要の間隔を保持して形成される。

一方、受光領域は、各転送領域 D 下に、即ち、各転送領域 D 上より基体 A の他方の主面 (10b) 側に云い換えれば、基体 A の厚さ方向側に、各転送領域 D と各転送電極 F との交叉部に對向して突々起状の P 形の電荷蓄積領域 G が形成され、更に各領域 D と接して基体 A の主面 (10b) 側に N 形の共通の半導体層 H が形成されて之と各領域 D との間に突々 PN 接合 J が形成されるようになります。電荷蓄積領域 G は例えは $10^{20}/cm^3$ オーダーの高い不純物濃度で選定される。又、N 形の半導体層 H はその領域 D と接する部分は比較的低い不純物濃度

例えは $10^{15}/\text{cm}^3$ オーダーの半導体層より構成するも、必要に応じて正面 (10b) 側の裏面に N 形の高濃度例えは $10^{16}/\text{cm}^3$ オーダーの高濃度層 (19a) を形成し得る。又、各電荷蓄積領域の間、即ち各転送領域側間に對向する部分と、各転送電極側間に對向する部分とに即ち格子状に蓄積領域側と何導電形を有するも、領域側に比し十分低い不純物濃度、例えは $10^{15}/\text{cm}^3$ オーダーの P 形の電荷の蓄積を防避する領域層を形成する。

又、隣合う 2 つ配置の転送電極間に相互に接続して之等 3 組の電極間に共通の端子 A₁, A₂, A₃ 及び 3 相のクロック φ₁, φ₂, φ₃ を印加するようになす。

そして、基板唯の裏面 (10b) 側より受光する上りになす。

このような構成による固体撮像装置は、基板 10 の一方の面 (10a) 側に夫々転送領域 13 に關し、共通の接続の転送電極層が絶縁膜 15 を介して夫々被覆された複数の CCD が構成され垂直方向に延長するよりに平行配列される。CCD のその転送領

域 13 上に絶縁膜 15 を介して各転送電極層が被覆される部分知ら、各転送部に対応して夫々転送部と共通の半導体層 19 との間に形成された各 P-N 接合領域 J により成るフォトダイオード d が、夫々 d と転送領域間に形成される P-N 接合 J_d により成る逆偏圧をもつて被覆されたダイオード d₁ を介して接続された構成となる。

このような構成による本発明装置に於て、フォトダイオード d の共通のカソード即ち半導体層 19 の端子 C には、正の固定電位 V_{as} 例えは接地電位を与えてフォトダイオード d に逆バイアスを与える。

そして、この構成で、被覆となる各フォトダイオード d に撮像せんとする光学像を与えたことによつて生じた電荷を、CCD の各転送電極層の端子 A₁, A₂ 及び A₃ に之等に与えるクロック電圧上り十分高い電圧、即ち負の大なる電圧を与えることによつて、CCD の各転送部に転送する。この転送は例えはテレビジョン映像に於ける情報消去期間に於いて行う。そして轉送は、各 CCD に於

Complete Charge Transfer with no Image Lag

いてその各転送電極端子 A₁, A₂, A₃ に転送クロック電圧を与えることによつて各転送部の電荷を順次繰り合ひ転送部へと転送し、例えば第 2 図で説明した水平シフトレジスタ⑦へと移送せらるものである。そして、この CCD に掛ける電荷の転送時にはフォトダイオード④に於て次の受光がなされている。

更に、本発明装置の動作を第 7 図を参照して説明すると、第 7 図左に示す図 3 中△-△線の断面に於いての受光状態即ち CCD に掛ける電荷を転送している状態のボテンシャル状態をみると、第 7 図右に示す如くなる ϕ_H 及び ϕ_L は転送電極⑩に対する転送クロックの高電位レベルと低電位レベルを示す。この状態では電荷蓄積領域⑨にはボテンシャルの井戸が生じている。したがつて、この状態で撮像光学系に応じた受光をなすと、受光部に応じて接合子の近傍に発生したキヤリア即ちホール及び電子のうち、電子は像素 C 側に流れて消滅するが、ホールは蓄積領域⑨に拡散し、これに蓄積される。

次にこの状態から第 7 図 C に示す如く端子 A₁, A₂, A₃ にクロックに比し十分低い電位レベル ϕ_{SL} 固ち値の大きな電圧を与えて領域⑨に蓄積されていた電荷、即ちホールは CCD の転送領域⑩へと転送される。

そして、この状態から再び第 7 図 B の状態とされ、この状態で受光がなされると共に、第 7 図 C で説明した転送領域に転送された電荷は電極間に与えられるクロックによる電圧 $\phi_H \sim \phi_L$ によつて第 7 図に於いて表面と底面する方向に通常の表面形チャンネル形の CCD に掛けると同様に転送されるていく。

上述したようだ、本発明装置によれば、基板側の裏面(10b)側から受光をなし、裏面(10a)側の CCD で転送するようになすもので、受光部と転送部とは基板側の厚み方向に分わば立体制に構成されるので、全体の面積の縮少化をはかることができ、ひいては受光部の面積の増大化がはかれるので、受光効率を上げることができる。又、従来のように、その受光を例えは多結晶シリコンより

ち各領域側と接し且つ之等をとり囲むように格子状に領域側と同導電形を有するもこの領域側に比し十分低い不純物濃度例えば $10^{16}/\text{cm}^3$ の領域側をイオン注入法、或いは拡散法によつて選択的に領域側と同程度の深さに形成する。

次に第8図Bに示す如くチップストレイト側の、領域側及び側を有する面上にN形の十分低い不純物濃度が例えば $10^{16}/\text{cm}^3$ オーダーのシリコン層より成る半導体層側を4μm程度の厚さにエピタキシャル成長して基体側を構成する。

そして第8図Cに示す如くこの半導体層側面上に選択的拡散によつて高濃度例えば $10^{18}/\text{cm}^3$ オーダーのN形のチャンネルストップ領域側を基体側の1主面(10a)に盛んで形成し、各領域側間に半導体層側より成る電荷転送領域側を基体側の1主面(10a)に面して形成する。

その後、第7図Dに示す如く、このマスク層を除去し、半導体層側上に、即ち、基体側の面(10a)上に例えばSiO₂より成る絕縁膜側をあらためて形成し、之の上で転送電極側を平行配列する。そ

成る転送電極を通じて行うようなことを図示できるので、多結晶シリコンを通じて発光する場合に比し、特に短波長側における発光感度の向上をはかることができるものである。又、発光領域からCCD側への転送は例えば情報消去期間に於いて転送常領域に1パルスを与えるのみで行うことができるので第1図について説明したフレームトランスペア方式に於ける8MHzというような高い周波数の転送クロックの周波数を用いる必要もない。次に、更に本発明装置の理解を容易にするために、第8図を参照して上述した本発明装置を得る製法の一例をその工程順に説明しよう。

先ず、第8図Aに示す如く、側えは厚さが150～300μmの不純物濃度が約 $10^{15}/\text{cm}^3$ のN形のシリコンチップストレイト側を用意し、その一方の面に約2μmの深さを以つて、P形の不純物を先々イオン注入法、或いは拡散法によつて選択的にドープして、不純物濃度が $10^{20}/\text{cm}^3$ 程度の複数の島状の電荷蓄積領域側を行及び列方向に所要の間隔を保持して配置すると共に、各領域側個の領域に、即

して、サブストレイト側をその裏面よりその周辺部を残して中央部の動作領域部分をエッチングしてその厚みを10~15μmとし、この薄い部分のサブストレイト間に上記述したダイオードとの共通のカソード領域即ち各電荷蓄積領域側との間にPN接合Jを形成するN形の半導体層18を形成する。このように周辺部の厚みは大にし、動作部のみの厚さを小とするときは、全体の機械的強度を保持しつつ受光効率を高めることもできる。

尚、上述した本発明装置の例に於て、そのサブストレイト側即ち半導体基体10の半導体層18の表面に高不純物濃度層(19a)を設けるときは、表面再結合の防止を行うことができる利益がある。又、図示しないが基体10の面(10b)側にSiO₂層の上にその屈折率が基体10と空気との中間の値を有する層を被覆することによつて、この表面の反射防止を行つて受光効率の向上をはかることができる。

又、上述した例に於て端子Cに負の電位を与えることによつて領域側の蓄積電荷を適当量削減さ

せ光量調整を行うようにすることもできる。

尚、図示の例に限らず、例えば図示の例に於ける各部の導電形と電圧の極性とを反転させた構成とするなどの種々の変更をなし得ることは明らかであろう。

図面の簡単な説明

第1図及び第2図は、従来の固体検像装置の構成物、第3図は本発明装置の一例の装置の拡大上面図、第4図及び第5図はそのA-A線とB-B線上の拡大断面図、第6図はその等価回路図、第7図はその説明図、第8図は本発明装置の製法の一例の工具図である。

10は半導体基体、(10a)及び(10b)はその裏正面、13は駆送領域、15はチャンネルトップバー領域、16は電荷蓄積領域、19は半導体層、20は駆送電極、21は角電極である。


特許出願人 ソニー株式会社

代理人 伊藤 勝


Vertical Overflow (VOD)

特許 昭52- 51316 ⑥

第1図




第2図




See JP 1975-127647


第3図




第4図




第5図



第6図




第3図



Complete Charge Transfer
with no Image Lag

第9図
特許 第50- 512196



Back Wafer Thinning for Back Light Illumination