2023_11_24_Pinned_Photodiode_type_Solar_Cell_by_Yoshiaki_Hagiwara.mp4 2023_11_24_Pinned_Photodiode_type_Solar_Cell_by_Yoshiaki_Hagiwara_Slides.pdf 2024_03_08_Pinned_Photodiode_type_Solar_Cell_by_Yoshiaki_Hagiwara.pdf Chronology_of_Silicon_based_Image_Sensor_Development



Pinned Photodiode type Solar Cell (JPA2020-131313)



Japanese Patent Application JPA2020-131313 Gate Oxide thickness 0.13 μm Surface P region 1 x 10¹² cm⁻² Buried N region 4.26 x 10¹¹ cm⁻² P substrate region 1 x 10¹⁵ cm⁻³ Backside N+ region 1 x 10²⁰ cm⁻²

Sony SSDM1977/1978 Photo Sensor Device

Psub

Gate Oxide thickness 0.13 µm Surface P region 2 x 10¹³ cm² Buried N region 1.7 x 10 cm² P substrate region 5 x 10¹⁴ cm⁻³ Backside N+ region 1 x 10²⁰ cm⁻²

Hagiwara_SSDM1978_Paper_on_Pinned_Buried_Photodiode.pdf

Help!! この新型ダブル接合型太陽電池の原理試作のために開発資金が必要です。 応援募金の額はいくらからでも結構です。下記口座に入金をお願い申し上げます♡ 三菱UFJ銀行 厚木支店 店番707 口座番号 0456308 名義者 萩原良昭(ハギワラヨシアキ)

<u>http://www.aiplab.com/</u> 連絡先 <u>hagiwara@aiplab.com</u> 萩原良昭 (AIPS)

P+PNPP+ Double Junction Pinned Photodiode type Solar Cell

See JPA2020-131313 and JP6828108 by Yoshiaki Hagiwara





2023 11 24 Pinned Photodiode type Solar Cell by Yoshiaki Hagiwara Slides.pdf

ダブル接合Pinned Photodiode型太陽電池



2023_11_24_Pinned_Photodiode_type_Solar_Cell_by_Yoshiaki_Hagiwara_Slides.pdf

(b) P+PN+N-P-P+ダブル接合Pinned Photodiode型太陽電池の製法の製法のプロセスStepは合計で18 Stepである。



(b) P+PN+N-P-P+ダブル接合Pinned Photodiode型太陽電池の製法の製法のプロセスStepは合計で18 Stepである。

(b) P+PN+N-P-P+ダブル接合Pinned Photodiode型太陽電池の製法



Ao is very small. A is very large.

 $I_F = A_0 J_F$

(a)従来のN+N-P-P+シングル接合型太陽電池では、順方向電流は広い表面積に比例し非常の大きい。 (b) P+PN+N-P-P+ダブル接合Pinned Photodiode型太陽電池では、順方向電流は小さな面積のN+領域のみで非常に小さい 広い面積を占める PP-NN-P-P+ 接合領域は、ほとんどの領域が空乏化領域で順方向電流はゼロである。

lsc

Very Small Area (Ao)

短波長青色光(波長0.4 µm) はシリコン結晶体をほとんど透過しない。0.1 µm~1000 Å 程度である。 長波長の赤色光(波長0.7 µm) でもせいぜい 3 µm 程度である。赤外線 1.117 µm =1.24/1.11 eV の 波長でも、透過深度は最大10 µm程度の深さである。厚いシリコン結晶基板は無駄になっている。 薄膜型太陽電池が有望視されるのは当然です。シリコン結晶型は、結晶を無駄にしています。 薄い10ミクロン厚ぐらいの良質の結晶を製造できれば最高です。



Publication_List_by_Yoshiaki_Hagiwara.html





P+PNN-P-P+ダブル接合 Pinned Photodiodeの最適プロセス条件の 各種のプロセスパラメーターの最適値も解析的に求める事が可能である。 さらにガウス分布関数を使い、さらに精度の良い数値理論解析も可能である。

(b) P+PN+N-P-P+ダブル接合Pinned Photodiode型太陽電池の製法の製法のプロセスStepは合計で18 Stepである。

(a)従来のN+N-P-P+シングル接合型太陽電池の製法

Step01



(b) P+PN+N-P-P+ダブル接合Pinned Photodiode型太陽電池の製法



(b) P+PN+N-P-P+ダブル接合Pinned Photodiode型太陽電池の製法の製法のプロセスStepは合計で18 Stepである。

Step02

(a)従来のN+N-P-P+シングル接合型太陽電池の製法

SiO2 高抵抗P-基板

(b) P+PN+N-P-P+ダブル接合Pinned Photodiode型太陽電池の製法

	SiO2
高技	抵抗P-基板

(b) P+PN+N-P-P+ダブル接合Pinned Photodiode型太陽電池の製法の製法のプロセスStepは合計で18 Stepである。

Step03

(a)従来のN+N-P-P+シングル接合型太陽電池の製法

SiO2 高抵抗P-基板 P+

(b) P+PN+N-P-P+ダブル接合Pinned Photodiode型太陽電池の製法

SiO2	
P+	

(b) P+PN+N-P-P+ダブル接合Pinned Photodiode型太陽電池の製法の製法のプロセスStepは合計で18 Stepである。

Step04

(a)従来のN+N-P-P+シングル接合型太陽電池の製法

SiO2 高抵抗P-基板 P+

(b) P+PN+N-P-P+ダブル接合Pinned Photodiode型太陽電池の製法

SiO2	
ᆕᄶᄮᇰᆇᇆ	
P+	

(b) P+PN+N-P-P+ダブル接合Pinned Photodiode型太陽電池の製法の製法のプロセスStepは合計で18 Stepである。

Step05

(a)従来のN+N-P-P+シングル接合型太陽電池の製法

(b) P+PN+N-P-P+ダブル接合Pinned Photodiode型太陽電池の製法

SiO2	
	P+
高抵抗P-基板	
P+	

(b) P+PN+N-P-P+ダブル接合Pinned Photodiode型太陽電池の製法の製法のプロセスStepは合計で18 Stepである。

Step06

(a)従来のN+N-P-P+シングル接合型太陽電池の製法

SiO2 P+ 高抵抗P-基板 P+

(b) P+PN+N-P-P+ダブル接合Pinned Photodiode型太陽電池の製法

SiO2	
	P+
高抵抗P-基板	
P+	

(b) P+PN+N-P-P+ダブル接合Pinned Photodiode型太陽電池の製法の製法のプロセスStepは合計で18 Stepである。

Step07

(a)従来のN+N-P-P+シングル接合型太陽電池の製法

SiO2 P+

(b) P+PN+N-P-P+ダブル接合Pinned Photodiode型太陽電池の製法

	S	i02
		P+
高抵抗P-基板		
P+		

(b) P+PN+N-P-P+ダブル接合Pinned Photodiode型太陽電池の製法の製法のプロセスStepは合計で18 Stepである。

Step08

(a)従来のN+N-P-P+シングル接合型太陽電池の製法

SiO2 N N-高抵抗P-基板 P+

(b) P+PN+N-P-P+ダブル接合Pinned Photodiode型太陽電池の製法

	S	iO2
Ν		P+
N-		
P+		

(b) P+PN+N-P-P+ダブル接合Pinned Photodiode型太陽電池の製法の製法のプロセスStepは合計で18 Stepである。

Step09

(a)従来のN+N-P-P+シングル接合型太陽電池の製法



(b) P+PN+N-P-P+ダブル接合Pinned Photodiode型太陽電池の製法

SiO2	
Ν	P+
N-	
高抵抗P-基板	
P+	

(b) P+PN+N-P-P+ダブル接合Pinned Photodiode型太陽電池の製法の製法のプロセスStepは合計で18 Stepである。

Step10

(a)従来のN+N-P-P+シングル接合型太陽電池の製法

SiO2	
	P+
Ν	
N-	
高抵抗P-基板	
P+	

(b) P+PN+N-P-P+ダブル接合Pinned Photodiode型太陽電池の製法

SiO2	
	 D.
Ν	P+
N-	
P+	

(b) P+PN+N-P-P+ダブル接合Pinned Photodiode型太陽電池の製法の製法のプロセスStepは合計で18 Stepである。

(a)従来のN+N-P-P+シングル接合型太陽電池の製法



(b) P+PN+N-P-P+ダブル接合Pinned Photodiode型太陽電池の製法



(a)従来のN+N-P-P+シングル接合型太陽電池では、順方向電流は広い表面積に比例し非常の大きい。 (b) P+PN+N-P-P+ダブル接合Pinned Photodiode型太陽電池では、順方向電流は小さな面積のN+領域のみで非常に小さい、 広い面積を占める PP-NN-P-P+接合領域は、ほとんどの領域が空乏化領域で順方向電流はゼロである。

(b) P+PN+N-P-P+ダブル接合Pinned Photodiode型太陽電池の製法の製法のプロセスStepは合計で18 Stepである。

(a)従来のN+N-P-P+シングル接合型太陽電池の製法

SiO2	
	P+
<u> </u>	
N-	
高抵抗P-基板	
P+	

(b) P+PN+N-P-P+ダブル接合Pinned Photodiode型太陽電池の製法

SiO2	
Р	
Ρ-	
 N	P+
N-	
高抵抗P-基板	
P+	

~~

(a)従来のN+N-P-P+シングル接合型太陽電池では、順方向電流は広い表面積に比例し非常の大きい。 (b) P+PN+N-P-P+ダブル接合Pinned Photodiode型太陽電池では、順方向電流は小さな面積のN+領域のみで非常に小さい 広い面積を占める PP-NN-P-P+ 接合領域は、ほとんどの領域が空乏化領域で順方向電流はゼロである。

(b) P+PN+N-P-P+ダブル接合Pinned Photodiode型太陽電池の製法の製法のプロセスStepは合計で18 Stepである。

Step13

(a)従来のN+N-P-P+シングル接合型太陽電池の製法



(b) P+PN+N-P-P+ダブル接合Pinned Photodiode型太陽電池の製法

SiO2	
Р	
Ρ-	
 Ν	P+
N-	
高抵抗P-基板	
P+	

(b) P+PN+N-P-P+ダブル接合Pinned Photodiode型太陽電池の製法の製法のプロセスStepは合計で18 Stepである。

(a)従来のN+N-P-P+シングル接合型太陽電池の製法



(b) P+PN+N-P-P+ダブル接合Pinned Photodiode型太陽電池の製法



(a)従来のN+N-P-P+シングル接合型太陽電池では、順方向電流は広い表面積に比例し非常の大きい。 (b) P+PN+N-P-P+ダブル接合Pinned Photodiode型太陽電池では、順方向電流は小さな面積のN+領域のみで非常に小さい、 広い面積を占める PP-NN-P-P+接合領域は、ほとんどの領域が空乏化領域で順方向電流はゼロである。

(b) P+PN+N-P-P+ダブル接合Pinned Photodiode型太陽電池の製法の製法のプロセスStepは合計で18 Stepである。

(a)従来のN+N-P-P+シングル接合型太陽電池の製法



(b) P+PN+N-P-P+ダブル接合Pinned Photodiode型太陽電池の製法

SiO2					
N+		р			
		P-			
		Ν	P+		
		N-			
		P+			

(a)従来のN+N-P-P+シングル接合型太陽電池では、順方向電流は広い表面積に比例し非常の大きい。 (b) P+PN+N-P-P+ダブル接合Pinned Photodiode型太陽電池では、順方向電流は小さな面積のN+領域のみで非常に小さい 広い面積を占める PP-NN-P-P+ 接合領域は、ほとんどの領域が空乏化領域で順方向電流はゼロである。

(b) P+PN+N-P-P+ダブル接合Pinned Photodiode型太陽電池の製法の製法のプロセスStepは合計で18 Stepである。

(a)従来のN+N-P-P+シングル接合型太陽電池の製法



(b) P+PN+N-P-P+ダブル接合Pinned Photodiode型太陽電池の製法



(a)従来のN+N-P-P+シングル接合型太陽電池では、順方向電流は広い表面積に比例し非常の大きい。 (b) P+PN+N-P-P+ダブル接合Pinned Photodiode型太陽電池では、順方向電流は小さな面積のN+領域のみで非常に小さい、 広い面積を占める PP-NN-P-P+ 接合領域は、ほとんどの領域が空乏化領域で順方向電流はゼロである。

(b) P+PN+N-P-P+ダブル接合Pinned Photodiode型太陽電池の製法の製法のプロセスStepは合計で18 Stepである。

Step17

(a)従来のN+N-P-P+シングル接合型太陽電池の製法



(b) P+PN+N-P-P+ダブル接合Pinned Photodiode型太陽電池の製法



(b) P+PN+N-P-P+ダブル接合Pinned Photodiode型太陽電池の製法の製法のプロセスStepは合計で18 Stepである。



(a)従来のN+N-P-P+シングル接合型太陽電池では、順方向電流は広い表面積に比例し非常の大きい。 (b) P+PN+N-P-P+ダブル接合Pinned Photodiode型太陽電池では、順方向電流は小さな面積のN+領域のみで非常に小さい、 広い面積を占める PP-NN-P-P+ 接合領域は、ほとんどの領域が空乏化領域で順方向電流はゼロである。

<u>高抵抗P-基板</u> P+

┶

(b) P+PN+N-P-P+ダブル接合Pinned Photodiode型太陽電池の製法の製法のプロセスStepは合計で18 Stepである。



(b) P+PN+N-P-P+ダブル接合Pinned Photodiode型太陽電池の製法の製法のプロセスStepは合計で18 Stepである。

(b) P+PN+N-P-P+ダブル接合Pinned Photodiode型太陽電池の製法



Ao is very small. A is very large.

 $I_F = A_0 J_F$

(a)従来のN+N-P-P+シングル接合型太陽電池では、順方向電流は広い表面積に比例し非常の大きい。 (b) P+PN+N-P-P+ダブル接合Pinned Photodiode型太陽電池では、順方向電流は小さな面積のN+領域のみで非常に小さい 広い面積を占める PP-NN-P-P+ 接合領域は、ほとんどの領域が空乏化領域で順方向電流はゼロである。

lsc

Very Small Area (Ao)



理事長付 特任教授

工学博士、Ph.D. IEEE Life Fellow AAIA Fellow

原

〒860-0082 熊本市西区池田 4-22-1 Phone:080-2062-5657(直通) Fax:096-326-3000

https://www.sojo-u.ac.jp E-mail : hagiwara@ofc.sojo-u.ac.jp

<mark>合同会社ロコムテック Locomfec</mark> 萩原*A1PS*研究所 所長



〒243-0201 厚木市上荻野4313-1 Phone/Fax 046-241-3465 <u>https://locomtec.jp/萩原aips研究所</u> <u>http://www.aiplab.com</u> hagiwara@aiplab.com

Proceedings of the 10th Conference on Solid State Devices, Tokyo, 1978; Japanese Journal of Applied Physics, Volume 18 (1979) Supplement 18-1, pp. 335-340

A 380H × 488V CCD Imager with Narrow Channel Transfer Gates

Yoshiaki Daimon-HAGIWARA, Motoaki ABE[†] and Chikao OKADA[†]

Longer Wave Length Light (0.5~0.7 μ m) has almost 100% QM (η =1) in Silicon.



This is the first original PNP Pinned Photodiode developed. in 1978 with the excellent short-wave blue light sensitivity.

The device is fabricated in buried-channel version on a p-type (100) oriented, 10-20 ohmcm silicon substrate with standard double-layer overlapping polysilicon gate definitions. The typical dark current level is less than 5 nA/ cm². For the particular device reported in this paper, the ion implantation dose of the buried channel is taken to be 1.7×10^{12} cm⁻². The plantation mask, boron ions with the dose level of 2×10^{13} cm⁻² are implanted into the silicon substrate throughout the exposed portions of the thermally grown oxide. This step provides self-aligned channel stops which surround the narrow-channel transfer part of each electrode. The gate oxide thickness is 130 nm throughout the device.

The typical dark current level is less than 3% of the maximum signal level at the room temperature of 20°C. The spectral response of the imager shows that this inherently SiO₂ exposed structure has high enough quantum efficiency at 450 nm wavelength and functions as a color imager with high sensitivity. To eliminate oxidation-induced stacking faults and other generation-recombination centers, high density (more than 1×10^{20} /cm³) phosphorus gettering at 1100°C and HCl oxidation were employed.

P1977_Narrow_Cahnnel_Transfer_Gate_CCD_SSDM1977_Paper_by_Hagiwara.pdf"

002 <u>Hagiwara_SSDM1978_Paper_on_Pinned_Buried_Photodiode.pdf</u>

See IEEE_Electron_Devices_Society_Newsletter_January_2023 Chronology of Silicon based Image Sensor Development

整理番号:P0I-202001 特願2020-131313 (Proof) 提出日:令和 2年 8月 1日 1/E【書類名】 特許願 【整理番号】 P0I-202001 【あて先】 特許庁長官殿 【国際特許分類】 H01L 31/04 【発明者】 【住所又は居所】 神奈川県厚木市上荻野4313番地1 【氏名】 萩原 良昭 【特許出願人】 住所又は居所 神奈川県厚木市上荻野4313番地1 氏名又は名称 萩原 良昭 【代理人】 【識別番号】 100088063 【住所又は居所】 東京都八王子市子安町1丁目43番6号 第一八王子ハイツ40 1号 (弁理士) 【氏名又は名称】 坪内 康治 【電話番号】 042-644-5502





Fig.20. (a) Conventional Single Junction type Solar Cell and (b) Sun Light Spectrum as a function of light wave length.



Fig.21(a) Conventional N+P Single Junction Solar Cell and (b) P+P-NP-P+ Double Junction type Solar Cell.

003 P2023_05_06_ICCCAS2023_Invited_Paper_on_AIPS_with_Pinned_Buried_Photodiode_by_Yoshiaki_Daimon_Hagiwara





特許(JPA2020-131313/JP6818208) で提案したPNPダブル接合型太陽電池の試作に現在挑戦しています。



そのプロセス工程を説明します。


本語	支援	事業 ま、山	制に開	関する装置の 同(TEL 082	概要(広島大学) -424-6265、 e-mail: <u>nanofab@ml.</u>	niroshima-u,	表 ac.jp)ま	€1-1 °
				-	EN	利	用料 (円/時	11)
	1	項		E	記れ、日月	タイプム	タイプB	タイプC
技	術	代	行	料	(機器利用講習中についても適用する)	¥3,300	¥3,300	¥8,580
技	術	相	题	料	技術研想処に対して、専門家としてコンサルティングす	5 ¥3.300	¥3,300	¥8,580
施	赋受	クリー	ンルーム	利用料(1人当たり)	支援作業者・機器利用者・作業立会、者に適用	¥1,100	¥1,100	¥2,860
使	刊料	ドラフ	ト利用	料		¥1,100	¥1,100	¥2,860

(P1) ビーム描画工程

土田市家	機器ID·装置等名	10005737 50405		機器和	明料 (円/8	(間待
又援小谷	(クリーンルーム内に設置)	「成用ビス〇八王月ビ	XUNUTIV	タイプA	タイプB	タイプC
	RO-111 超高精度電子ビーム描画装置 (エリオニクス、ELS-G100)	ボイントビーム方式による極微細/1ターン描画。 加速電圧25,50,75,100kV, 最小線晶6nm	2~6インチ、 カットウェハ	¥12,650	¥16,500	¥33,000
(autors	RO-112 マスクレス露光装置 (ナ/タステムルリューションズ, DL-1000)	DMD に表示された350パターンの縮小投影 技術で、最小画素 1 µm を実現 レーザ光源 405 nm 0.5W	2~4インチ、 カットウェノ地(¥6,600) ¥8,580	¥17,160
ナノ構造 加工	RO-113 マスクレス露光装置 バハイデルベルグ、MLA150	DMD に表示された電光 (ターンの縮) 投影 技術で、最小画素 1 μm を実現 レーザ光原 375 nm 72W	2~6インチ. カットウェハ	¥8,800	¥11,440	¥22,880
	RO-121 スピンコータ (タツモ、TMR6100)	レジスト等のスピンコーティング	2インチ、 カットウェハ	¥2.200	¥2,860	¥5,720
	R0-122 ブログラム・ホットブレート (アスワン EC-1200NP)	16 ステップ以内のプログラムを4 バターン記憶 制度阿能温度範囲: 室温+50 ~ 300℃	フレート面積: 412×312mm	¥2.200	¥2,860	¥5,720
20	RO-123 インビトロシェーカー (タイデック) Wave PP2)	振とう方式:波動所語動(マイルド振とう) 振とう速度/角度、5~50r/min、2~6°	架台有效时法 300×200mm	¥2.200	¥2,860	¥5,720

(P2) 不純物領域の形成

t+Echola	機器ID·装置等名	HISPETLY DATES	さいかか ー ハ	機器	利用料 (円/	時間)
又壞內容	(クリーンルーム内に設置)	「成用ビス〇八土用ビ	XUUDIN	タイプA	タイプB	タイプC
ナノ構造	RO-131 レイアウト設計ツール (クリーンルーム外)	I C, MEMSデバイス證1用ソフト。 Tanner 社L-Edit		¥3,300	¥4290	¥8,580
NS-5 設計	RO-132 MEMSレイアウト設計ツール (クリーンルーム外)	IntelliSuite		¥3.300	¥4290	¥8,580
•	RO-212 高温イオン注入装置 (アルバック, MX-3500)	500°C, ~200 kV, Al, B, As, P, St, F, Ar, N, He 等注入可能	~6インチ、 カットウェハ	¥16,500	¥21,450	¥42,900
•	RO-221 酸比炉 (ゲート、Field、ポリSI用) (東京エレクトロン、70MI-MINI)	Si 基板上への熱酸化膜形成 最高使用温度 1050℃		¥3,300)44290	¥8,580
12 HOURS	RO-222 (Rapid Thermal Anneal)装置 (サムコ, HT-1000)	高速アニール用。 昇温速度最大200°C/s (N ₂ O ₂ Ar)		+3,300) _{¥4290}	¥8,580
薄膜形成・不純	RO-223 インプラ後アニール炉 RO-221回	イオン注入後の活性化アニール用 展高使用温度1050℃		¥3,300	¥4290	¥8,580
物導入	RO-224 ウェル拡散炉 (RO- 221 と同じ)	イオン注入後の活性化アニール用 勝高使用温度1150℃	2インチ. カットウェハ	¥3,300	¥4.290	¥8,580
	RO-225 ポストメタライゼーシ ョンアニール (PMA) 炉 (神想精勝	AI電動所成後の水素アニール用 最高使用温度900℃(N ₂ ,H ₂)		*3300	¥4290	¥8,580
0	RO-226 《端語数》戶(神慧精機	リンの固相拡散 最高使用温度 900°C		(¥3,300)	¥4290	¥8,580
	RO-227 汎用熱処理装置 (光洋サーモシステム KTF453N-VP)	各種材料窒素アニール用 (400~1000℃)		¥3,300	¥4,290	¥8,580

(Р3) 成膜工程

-	機器ID·装置等名	11895717 504-95	*****	根語影響	用料 (円/8	部間)
又壞小谷	(クリーンルーム内に設置)	物類を文で力生用を	XINGRATIN	タイプA	タイプB	タイプC
1.21	RO-231 【技術代行専用】 連続発振しーザアニール装置 (レーザ結晶化装置)	レーザ出力:024~10,00%、 スキャン速度:0.1~10 am/s レーザ径:1.15 mm×50 μm (ラインビーム)	世界の行動	¥22.000	¥28,600	¥57200
	RO-311 LPCVD 装置 (東京エレクトロン, Poly-Si用)	ポリシリコン成膜用、成膜温度 635℃	2インチ.	¥6,600	¥8.580	¥17.160
and the	RO-312 LPCVD 装置 (東京エレクトロン, SN 用)	窒化シリコン成績用。 成膜温度 750°C	カットウェハ	¥6,600	¥8,580	¥17,160
	RO-313 LPCVD 装置 (東京エレクトロン, SO ₂ 用	SIO2成膜用。モノシランと一酸化窒素混合モ ード、TEOS+オソンの2つのモード可能。最 高温度850℃		¥6,600	¥8,580	¥17,160
	RO-314 常ESO2CVD装置 (天谷製作所,MO1)	SiO2成膜用 SH4+O2。基板温度 400℃、 P および B のその場ドービング可能	2インチ	¥8,800	¥11,440	¥22,880
•	RO-315 プラズマCVD(PECVD)装置 (アルバック)	SiO2 SIN 薄膜の堆積	2インチ、 カットウェハ	¥8,800	¥11,440	¥22,880
	RO-316 【技術代行専用】 ICP-CVD 装置 (アユミエ業)	アモルファスSi膜、アモルファスGe膜の成膜		¥8,800	¥11,440	¥22,880
	RO-317 【技術代行専用】 OCP-CVD 装置 アユミエ美	n型アモルファスSi膜の成膜	4インチ以下	¥8,800	¥11,440	¥22,880
	RO-318 【技術代行専用】 リモートPECVD 装置(アユミエ業)	SIO2、SINx 膜等の絶縁膜の成膜		¥11,000	¥14,300	¥28600
	RO-321 スパッタ装置(エイコー、A)用)	超高真空仕様 AL TL TINのスパッタが可能 DCマグネトロン(スパッタガスAr, N2)	2125.	¥3,850	¥5,005	¥10010
成・不純	RO-322 スパッタ装置(エイコー,汎用)	各種材料スパッタ用は10分イット交換により 広範な材料に交流、スパッタガスAr・O2・Ne	カットウェハ	¥3,850	¥5,005	¥10,010
物導入	RO-323 スパッタ装置(エイコー、Cu 用)	Cu成膜电 DC マグネトロン (スパッタガスAr, Ha)	2インチ	¥3,850	¥5,005	¥10010
157.04	RO-324 多元スパッタ装置 (アネルバ E-200S)	Ti、Ni、Nb、TiNのスパッタか可能 (スパッタガスAr・O2・N2)	2インチ、 カットウェハ	¥6,600	¥8,580	¥17,160
$\overline{\mathbf{b}}$	RO-331 真空蒸着装置 (アルバマック)	抵抗加熱性の蒸着装置。2種類の材料をセット して多層膜を作成することも可能。AL Au 等	2インチ以下	¥2200	¥2,860	¥5,720
-	a balance		and the second se		1	

(P4) エッチング工程

11100 to 200	機器ID·装置等名	15595737 504-95		機器	利用料 (円/	時間)
又愧小谷	(クリーンルーム内に設置)	AXREXO1±RE	XUUPJIN	タイプA	タイプB	タイプC
	RO-411 エッチング装置 (神戸製網 RESO ₂ 用)	SiO2エッチング用、OF4、H2使用可能	2インチ (カットウェハは	¥2,860	¥3,740	¥7,480
	RO-412 汎用プラズマ処理装置 (神戸製鋼)	ブラズマ鍵 整理 線用 SFe使用可能	2インチに貼り 付けて対応可	¥2,200	¥2,860	¥5,720
	RO-413 エッチング装置 (住反電空工業 Si深原用MUC- 21)	ボッシュプロセスを用いたシリコン深褪エッ チング、CoFa SFa Oa Ar使用可能	4 インチ以下	¥8,800	¥11,440	¥22,880
- ナノ構造	RO-414 エッチング装置 ICP AI用 (YOUTEC, 12-228PH)	Al エッチング用、Cla, BCla, Na使用可能	2インチ (カットウェ/Vは 2インチにもり 付けてX地河	¥2,860	¥3,740	¥7,480
DOI	RO-415 エッチング装置 (神戸製鋼, CDE SIN 用)	ケミカルドライエッチング装置 ポリシリコ ン、窒化シリコンエッチング用、OF4、 O2、N2使用可能	2.3インチ、 カットウェハ	¥2,860	¥3,740	¥7,480
	RO-416 エッチング装置 (神戸製鋼, Ashing用)	レジストアッシング用。O2、N2使用可能	2インチ カットウェハ	¥2,860	¥3,740	¥7,480
	RO-417 エッチング装置 (ICP poly-Siゲート用) (YOUTEC, 12-228PH)	Si エッチング用 Cla Oa Na HBr 使用可能	2インチ (カットウェハは 2インチにもり 付けてX前可	¥2,860	¥3.740	¥7,480
	RO-418 エッチング装置 (エイコー、汎用、VX-20S)	各種材料エッチング用, OF4, O2, N2使用 可能	2インチ カットウェハ	¥5,500	¥7.150	¥14,300

(A) (A) (B) (G) (GO)



特許(JPA2020-131313/JP6818208) で提案したPNPダブル接合型太陽電池の試作に現在挑戦しています。



XP=0.0: RP=0.1; P(X)= DP*exp(-(X/RP)**2);

Step 03 受光面 P 領域の形成 (6-8)



Step 04 裏面全域にイオン打ち込み装置で高濃度のP+領域を形成します。

裏面濃度が最大になるように、10の20乗 per cubic cm 程度をイオン打ち込み装置で、 裏面全域に形成します。後の工程で裏面に金属膜を蒸着しますが、その金属膜との間は オーミク・コンタクトにします。



Step 04 裏面 P + 領域の形成 (9-11)



Step 05 受光表面側にもイオン打ち込み装置で高濃度のP+領域を部分形成(Mask 02)します。

P+濃度が最大になるように、10の20乗 per cubic cm 程度をイオン打ち込み装置で、 部分形成(Mask 02)します。後の工程でこのP+領域に金属膜を蒸着しますが、金属との 間はオーミク・コンタクトにします。

Top View Step 05





XN=0.3;RN=0.3; N(X)= DN*exp(-(X/RN)**2); XP=0.0: RP=0.1; P(X)= DP*exp(-(X/RP)**2);

Step 05 表面 P + 領域の形成 (12-16)



Step 06 次に受光表面領域に、小さい面積のN+領域を熱拡散で部分形成(Mask 03)します。

この小さなN+領域は Floating出力電圧値 順方向電圧 V<0 を出力します。 このN+領域に比例した順方向電流が流れ、光電子の再結合を招き、量子効率が劣化します。 この順方向電流は、非常に小さいN+領域の面積ですので非常に小さい順方向電流となります。







Mask 03

Step 06 表面 N + 領域の形成 (17-21)

Step	プロセス工程	
1	2-inch Silicon Wafer P-type 10-30 Ω	cm
2	(S2P3)/(S2P1)/(S2P4)/(S2P2)/(S2P4)	
3	((S3P4)/(S3P2)/(S3P4)	
4	((S4P4)/(S4P2)/(S4P4)	
5	(S5P3)/(S5P1)/(S5P4)/(S5P2)/(S5P4)	
6	(S6P3)/(S6P1)/(S6P4)/(S6P2)/(S6P4)	(P1)ビーム描画工程
7		(P2) 不純物領域の形成 (P3) 成膜工程
8		(P4) エッチング工程

Step 07 金属配線用に、表面酸化膜を選択エッチング(Mask 04)してコンタクト窓開けをします。

Top View Step 07





Mask 04

XN=0.3;RN=0.3; N(X)= DN*exp(-(X/RN)**2); XP=0.0: RP=0.1; P(X)= DP*exp(-(X/RP)**2);

Step 07 コンタクト窓開け工程 (22-24)



Step 08 表面と裏面の両面に金属膜を形成します。

金属配線形成の為に、表面金属膜を選択エッチング(Mask 05)して完成です。



Step 08 コンタクト窓開け工程 (25-27)

Step	プロセス工程		
1	2-inch Silicon Wafer P-type 10-30 Ω	cm	
2	(S2P3)/(S2P1)/(S2P4)/(S2P2)/(S2P4)		
3	((S3P4)/(S3P2)/(S3P4)		
4 I	((S4P4)/(S4P2)/(S4P4)		
5	(S5P3)/(S5P1)/(S5P4)/(S5P2)/(S5P4)		
6	(S6P3)/(S6P1)/(S6P4)/(S6P2)/(S6P4)	(P1)	ビーム描画工程
7	(S7P3)/(S7P1)/(S7P4)	(P2) (P3)	不純物領域の形成 成膜工程
8	(S8P3)/(58P1)/(S8P4)	(P4)	エッチング工程







 Step 02
 次に受光表面となる部分に、平均濃度が10の16乗 per cubic cm
 程度の、

 埋め込み N 層を、イオン打ち込み装置で、部分形成 (Mask 01) します。

濃度分布関数は { N(X)=N(XN) *exp(-(X-XN)*(X-XN)/RN/RN);} とします。

シリコン受光表面(X=0)から深さX=XNに濃度のピーク値N(XN)があるとします。

itep 03 次に受光表面となる部分に、平均濃度が10の17乗per cubic cm 程度の受光表面P層を、 イオン打ち込み装置で、表面酸化膜を保護膜として、受光表面全域に形成します。

濃度分布関数は { P(X)=P(XP)*exp(-(X-XP)*(X-XP)/RP/RP); } とします。

Pinned Photodiode type Solar Cell (JPA2020-131313)



Sony SSDM1977/1978 Photo Sensor Device



Gate Oxide thickness 0.13 μ m Surface P region 2 x 10¹³ cm⁻² Buried N region 1.7 x 10 cm⁻² P substrate region 5 x 10¹⁴ cm⁻³ Backside N+ region 1 x 10 cm⁻²

Proceedings of the 10th Conference on Solid State Devices, Tokyo, 1978; Japanese Journal of Applied Physics, Volume 18 (1979) Supplement 18-1, pp. 335-340

A 380H × 488V CCD Imager with Narrow Channel Transfer Gates

Yoshiaki Daimon-HAGIWARA, Motoaki ABE[†] and Chikao OKADA[†]

Longer Wave Length Light (0.5~0.7 μ m) has almost 100% QM (η =1) in Silicon.



 $\label{eq:response} \begin{array}{l} Fig. 2. \mbox{ cross sectional views of the electrode} \\ Fig. 13. \mbox{ spectral Response of the photometers}. \\ \hline This is the first original PNP. Pinned Photodiode developed \\ in 1978 with the excellent short-wave blue light sensitivity. \end{array}$

The device is fabricated in buried-channel version on a p-type (100) oriented, <u>10-20 ohm-</u>cm silicon substrate with standard double-layer overlapping polysilicon gate definitions.

The typical dark current level is less than 5 nA/ cm³. For the particular device reported in this paper, the ion implantation dose of the buried channel is taken to be 1.7×10^{12} cm⁻². The plantation mask, boron ions with the dose level of 2×10^{13} cm⁻² are implanted into the silicon substrate throughout the exposed portions of the thermally grown oxide. This step provides self-aligned channel stops which surround the narrow-channel transfer part of each electrode. The gate oxide thickness is 130 nm throughout the device.

The typical dark current level is less than $3 \ \%$ of the maximum signal level at the room temperature of 20°C. The spectral response of the imager shows that this inherently SiO₂ exposed structure has high enough quantum efficiency at 450 nm wavelength and functions as a color imager with high sensitivity. To eliminate oxidation-induced stacking faults and other generation-recombination centers, high density (more than $1 \times 10^{20}/\text{cm}^3$) phosphorus gettering at 1100°C and HCI oxidation were employed.

See IEEE_Electron_Devices_Society_Newsletter_January_2023

018 <u>Chronology_of_Silicon_based_Image_Sensor_Development</u>

Double Junction Pinned Photodiode type Solar Cell (JPA2020-131313 by Yoshiaki Hagiwara) 2023 11 24 Pinned Photodiode type Solar Cell by Yoshiaki Hagiwara.mp4 2023 11 24 Pinned Photodiode type Solar Cell by Yoshiaki Hagiwara Slides.pdf "Chronology of Silicon-based Image Sensor development"- Y. D. Hagiwara.pdf https://eds.ieee.org/images/files/newsletters/Newsletter Jan23.pdf P2023 10 20 AIPE2023 Tokyo Conference Paper on AIPS with PBP for Robot Vision and Solar Cell Panel.pdf P2023 05 10 ICCCAS2023 Paper on AIPS with PBP for Robot Vision and Solar Cell Panel.pdf ICECET2021 Paper61 html ICECET2021 Paper75 html P2021 IJSSA2021 Paper 20210616 on Electrostatic and Dynamic Analysis of Pinned Photodiodes.pdf P2021 IJSSA2021 Paper 20210616 on Electrostatic and Dynamic Analysis of Pinned Photodiodes.html P2020 EDTM2020 PaperID 3C4 by Hagiwara 4 pages.pdf

EDTM2020_Paper_on_the P+PN+P Junction Pinned Photodiode and Schottky Barrier Photodiode.html

P2019_3DIC2019_Paper_on_3D_Pinned_Photodiode_6_pages.pdf

https://www.sangyo-times.jp/article.aspx?ID=5331

<u>Sangyo-Times.jp/article_ID=5331_(PDF)</u>

Publication_List_by_Yoshiaki_Hagiwara.html

2023 11 24 Pinned Photodiode type Solar Cell by Yoshiaki Hagiwara.mp4

2023_11_24_Pinned_Photodiode_type_Solar_Cell_by_Yoshiaki_Hagiwara_Slides.pdf



http://www.aiplab.com/

<u>Chronology_of_Silicon_based_Image_Sensor_Development</u>

Pinned Photodiode type Solar Cell (JPA2020-131313)



Japanese Patent Application JPA2020-131313 Gate Oxide thickness 0.13 μ m Surface P region 1 x 10¹² cm⁻² Buried N region 4.26 x 10¹¹ cm⁻² P substrate region 1 x 10¹⁵ cm⁻³ Backside N+ region 1 x 10²⁰ cm⁻²

Sony SSDM1977/1978 Photo Sensor Device



Gate Oxide thickness 0.13 μ m Surface P region 2 x 10¹³ cm² Buried N region 1.7 x 10¹² cm² P substrate region 5 x 10¹⁴ cm⁻³ Backside N+ region 1 x 10²⁰ cm⁻²

Hagiwara_SSDM1978_Paper_on_Pinned_Buried_Photodiode.pdf

hagiwara@aiplab.com 萩原良昭 (AIPS)

Help!! この新型ダブル接合型太陽電池の原理試作のために開発資金が必要です。 応援募金の額はいくらからでも結構です。下記口座に入金をお願い申し上げます♡ 三菱UFJ銀行 厚木支店 店番707 口座番号 0456308 名義者 萩原良昭(ハギワラヨシアキ)

連絡先

021

P+PNPP+ Double Junction Pinned Photodiode type Solar Cell

See JPA2020-131313 and JP6828108 by Yoshiaki Hagiwara



新型の太陽電池構造の「公開原理試作の実現」の為の活動応援資金募集のご案内説明資料です.html

CHRONOLOGY OF SILICON-BASED IMAGE SENSOR DEVELOPMENT

Yoshiaki Daimon Hagiwara, IEEE Life Fellow Sojo University, Kumamoto-city, Japan

Introduction

The article presents key steps of development of siliconbased image sensors. The author's intention has been to present them chronologically. However, since different aspects of the sensor design are discussed, some contents have been duplicated. Hopefully, they do not obscure the overall picture of the image sensor development.

The P+P doping variation in the base region of a bipolar transistor was first proposed by Herbert Kroemer in 1953 to realize the drift-field transistor for high frequency operations as shown in Fig. 1. The forward biased emitterbase junction injects electrons from the electron fog in the emitter into the base. There, the minority carriers swiftly



Figure 1: The drift-field transistor for high frequency operations, invented by Herbert Kroemer in 1953.

 $A \xrightarrow{\phi} (a) (b) (c)$

Figure 2: Reproductions from the Japanese Patent Applications of (a) the N+N-P+NP-P triple junction PPD, (b) the N+N-P+N double junction PPD.



In 1970, the CCD image vided a complete charge lag. The CCD image set and refined [1-5]. Howe in the CCD image set that impeded transmis

In 1975, three do photodiodes (PPDs) v Reproductions of figu

tions of

PPD (JP

double ju

(c) the Pl 134985)

behave a

have the CCL

fer capability, no image lag feature with in-pixel vertical overflow drain (VOD) structure for the anti-blooming function, and the electronically adjustable exposure time for fast moving action pictures. Potential distributions shown in Fig. 2 clearly illustrate the mentioned above importance of doping profiles in those devices. Devices (a) and (b) both have in-pixel MOS capacitor buffer



Chronology_of_Silicon_based_Image_Sensor_Development

CHRONOLOGY OF SILICON-BASED IMAGE SENSOR DEVELOPMENT

Yoshiaki Daimon Hagiwara, IEEE Life Fellow Sojo University, Kumamoto-city, Japan



Figure 11. The PNP double-junction PPD with the completely depleted N region and the floating N+ storage region has an excellent quantum efficiency (OE) for the bluelight. The floating-surface N+P single-junction-type photodiode has no surface electric field, where the photogenerated electron

2023_11_24_Pinned_Photodiode_type_Solar_Cell_by Yoshiaki_Hagiwara_Slides.pdf

CHRONOLOGY OF SILICON-BASED IMAGE SENSOR DEVELOPMENT

Yoshiaki Daimon Hagiwara, IEEE Life Fellow Sojo University, Kumamoto-city, Japan

induced by the P+P

Properly shaped of

pensable building

Introduction

The article presents key steps of development of siliconbased image sensors. The author's intention has been to present them chronologically. However, since different aspects of the sensor design are discussed, some contents have been duplicated. Hopefully, they do not obscure the overall picture of the image sensor development.

pects of the sensor design are discussed, some contents have been duplicated. Hopefully, they do not obscure the overall picture of the image sensor development. The P+P doping variation in the base region of a bipolar transistor was first proposed by Herbert Kroemer in 1953 to realize the drift-field transistor for high frequency operations as shown in Fig. 1. The forward biased emitterbase junction injects electrons from the electron fog in the emitter into the base. There, the minority carriers swifty



Figure 2: Reproductions from the Japanese Patent Applications of (a) the N+N-P+NP-P triple junction PPD, (b) the N+N-P+N double junction PPD,

LICON-BASED IMAGE VELOPMENT Hara, LEEL Life Felow Herroto-city, Japan migrate towards the college



Figure 1: The drift-field transistor for high frequency operations, invented by Herbert

2023_11_24_Pinned_Photodiode_type_Solar_Cell_by_Yoshiaki_Hagiwara_Slides.pdf

CHRONOLOGY OF SILICON-BASED IMAGE SENSOR DEVELOPMENT

Yoshiaki Daimon Hagiwara, IEEE Life Fellow Sojo University, Kumamoto-city, Japan

Introduction

 $V_B > 0$

в

D

The article presents key steps of development of siliconbased image sensors. The author's intention has been to present them chronologically. However, since different aspects of the sensor design are discussed, some contents have been duplicated. Hopefully, they do not obscure the overall picture of the image sensor development.

The P+P doping variation in the base region of a bipolar transistor was first proposed by Herbert Kroemer in 1953 to realize the drift-field transistor for high frequency operations as shown in Fig. 1. The forward biased emitterbase junction injects electrons from the electron fog in the emitter into the base. There, the minority carriers swiftly

> e- e- e-Electron Fog

• Vn P.

Figure 1: The drift-field transistor for high frequency operations, invented by Herbert Kroemer in 1953.

eee-Electron Fog

induced by the P+P Properly shaped d pensable building In 1970, the (vided a comple lag. The CCD in and refined [1-5

migrate towards the coll



Chronology of Silicon based Image Sensor Development



(b) Figure 2: Reproductions from the Japanese Patent Applications of (a) the N+N-P+NP-P triple junction PPD, (b) the N+N-P+N double junction PPD,

Pinned Photodiode type Solar Cell by Yoshiaki Hagiwara Slides.pdf 2023 24

(a)









Chronology of Silicon based Image Sensor Developmen



2023_11_24_Pinned_Photodiode_type_Solar_Cell_by_Yoshiaki_Hagiwara_Slides.pdf



2023 11 24 Pinned Photodiode type Solar Cell by Yoshiaki Hagiwara Slides.pdf

ダブル接合Pinned Photodiode型太陽電池

JPA2020-131313 (JP6828108)参照



Graph Output 不純物濃度D(X)



Graph Output 電位図V(X)



●C2023_11_24_ダブル接合Pinned_Photodiode型Solar Cellの数値解析 C2023 11 24 C Source Code.txt

●プログラム補助入力 DATA File :	<u>T1.txt</u>	<u>T2.txt</u>	<u>T3.txt</u>
●不純物濃度 D(X) のGraph Output :	<u>G1.html</u>	<u>G2.html</u>	<u>G3.html</u>
●電位図 V(X) の Graph Output :	<u>K1.html</u>	<u>K2.html</u>	<u>K3.html</u>
●計算結果 DATA Output :	D1.txt	D2.txt	<u>D3.txt</u>



2023_11_24_Pinned_Photodiode_type_Solar_Cell_by_Yoshiaki_Hagiwara_Slides.pdf

N+NPP+ Single Junction type Solar Cell

P+PNN-PP+ Double Junction type Solar Cell

ダブル接合Pinned Photodiode型太陽電池 JPA2020-131313 (JP6828108)参照 mpath Harden No. 0/4 B For X= X?, Up= tr.A. (Bor); For XEXM, VNE LY La (DAW); (NTN" ppt Single HE " Salar Cell 1: Fritt. at XENO 1= Junt. We ST lu (Daw) 473.) For Vester, VBA= EG-VA-VN 174. WEWA+WA が 遅大の室之外焼いブ3. () EGE 1.11 well 1209 VOB= EG- VP-VN a TE = fe #3. (tons n reif to War wapp 1=12. 5 VOA= 200 f Da War + Dp Wing 3 4 [Down = Dp Wp) の時かたりまっ (5) 241 Vas = Da Wan + -2 Du (1+ 2 WARE / CE) (ES) (VA -(0) 003

ダブル接合Pinned Photodiode型太陽電池

JPA2020-131313 (JP6828108)参照

	ダブル	接合P	inned Photodiode A2020-131313 (JP6828108)参照	型太陽電池
@	13 -23 re -23 re VB 25: 9 8 rs -	Alm -1 Non -1	ATT flordat ng Was ecter. WASSNE ETSAT S(WASSE (BAS) (BAN, WAS + Dp) (BAN, WAS + Dp) (BAN, WAS + Dp) (BAN, WAS + Dp) (WASS W2-WPS - 4 23 M2-WPS - 4 23 M2-WPS - 4 23 (UPES - 4	まる·③/女 「WAZS ハリ. Who S の間はから」 を移ま. 「AZS と75.
24	$\frac{1}{26r} = \frac{1}{26r}$	(w2- [(0)	(wp2) (w2- wp2) + (wp2) (w2- wp2) + (wp2) (w2) w72. 261. V82	4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4
24	$\frac{1}{26r} = \frac{1}{26r}$ $\frac{1}{26r} = \frac{1}{26r}$ $\frac{1}{26r} = \frac{1}{26r}$ $\frac{1}{26r} = \frac{1}{26r}$	(m2- [(d) (8pi) 5 ($(wp2)(w2-wp2) + (wp2)(w2)(w2-wp2) + (wp2)(w2)(w2) + 2 = \frac{2 \in 1. \vee 82}{(\otimes p2)(w2)}$	~~~ 175. B
~ (2 e	26, L 192 = 1 26, 192 = 1 26, 192 = 1 374	(12- (10) (0) 5 (1) 8 (1)	(wp2)(w2-wp2) + (wp2)(w2-wp2) + (wp2)(w2) + (w2)(w2) + (w2)	+ -01, 107, 1 - 173. - 194. - 194. B X17= X4)
2 e	$\frac{26_{1}}{26_{1}}$ $\frac{1}{26_{1}}$	(122- (10) (0) (0) (0) (0) (0) (0) (0) (0) (0) ((wp2) (w2 - wp2) + (wp2) (w2) (w2 - wp2) + (wp2) (w2) (w2) (w2) + (w2)	+ - 01, wp.) - 273. - 273.
2 C2	$\frac{26}{26}$ $\frac{1}{26}$	(12- (0) (0) (0) (0) (0) (0) (0) (0) (0) (0)	$\frac{(wp2)}{(wp2)} \frac{(wp2)}{(wp2)} \frac{(wp2)}{(wp$	+ - 01, wp.) - 471. - 97. wf.] + 37 - 191. B - + + + + + + + + + + + + + + + + + + +
2 6	26, L 192 = 1 26, L 192 = 26, 174 1754 1754 10 < x < x2 x2 < x < x2 x2 < x < x3 10 < x < x2 x2 < x < x3 10 < x < x < x < x3 10 < x < x < x < x < x < x < x < x < x <	(12- (10) (10) (10) (10) (10) (10) (10) (10)	$\frac{(wp2)(w2-wp2)}{(wp2)(w2-wp2)} + \frac{(wp2)(w2)(w2-wp2)}{(wp2)(w2)} + \frac{2e_{1} \cdot \sqrt{82}}{(\phip2)(w2)} + \frac{\sqrt{(x)}}{(\phip2)(w2)} + \frac{\sqrt{(x)}}{(\phip2)(x-x2)^{2}} + \frac{\sqrt{(x)}$	+ - 01, wp.) - 471. - 271. - 270. - 271. - 270. - 271. - 270. - 270.
24	$\frac{26}{26}$ $\frac{1}{26}$	(102- (10) (10) (10) (10) (10) (10) (10) (10)	$\frac{(wp2)(w2-wp2)+}{(wp2)(w2-wp2)+}$ $\frac{(wp2)(w2)w2}{(wp2)(w2)w2}$ $\frac{(wp2)(w2)w2}{(wp2)(w2)}$ $\frac{(wp2)(w2)}{(w2)}$ $\frac{(wp2)(w2)}{(w2)}$ $\frac{(wp2)(w2)(w2)}{(w2)}$ $\frac{(wp2)(w2)(w2)}{(w2)(w2-w2)}$	$(12 E_{51}^{+}, 13) = (12)^{+} (12)^{$
2 C2 C2 R (2) X X	26, [91 = 1 20, 101 = 20, 101 = 20, 10	(102- (10) (0) (0) (0) (0) (0) (0) (0) (0) (0) ($\frac{(wp2)(w2-wp2)+}{(wp2)(w2-wp2)+}$ $\frac{(wp2)(w2)w2}{(bp2)(w2)}$ $\frac{(wp2)(w2)}{(bp2)(w2)}$ $\frac{(wp2)(w2)}{(bp2)(w2)}$ $\frac{(wp2)(w2)}{(bp2)(w2)}$ $\frac{(wp2)(w2)}{(bp2)(w2)}$	$(2 \in s_{1}^{*}, x_{2} = x_{3} + x_{4})$ $(2 \in s_{1}^{*}, x_{3} = x_{3} + x_{4})$
2	26, L 81 = 1 20, 20, 20, 20, 20, 20, 20, 20,	(102- (10) (10) (10) (10) (10) (10) (10) (10)	(wp2)(w2-wp2) + (wp2)(w2-wp2) + (wp2)(w2-wp2) + (wp2)(w2-wp2) + (wp2)(w2-wp2) + (wp2)(w2-wp2) + (wp2+(2p2)(x-x2)) + (wp2+(2p2)(x-x2)) + (wp-(2p2)(x+-x2)) + (wp-(2p2	$(12 E_{51}^{+}, 12) = \frac{1}{2} \frac{1}{2$
2 4 4 4 1 3 4 4 4 4 1 7	26, L 82 = 1 20, L 82 = 20, NV82 = 3 - 3 - 4 8 - 3 - 1 0 < x < x/ x/ < x < x/2 x3 < x < x/2 x3 < x < x/2 x3 < x < x/2 x5 < x < x/2 x5 < x < x/2 x6 (x < x/2)	(102- (10) (10) (10) (10) (10) (10) (10) (10)	$\frac{(wp2)(w2-wp2)+}{(wp2)(w2-wp2)+}$ $\frac{(wp2)(w2)w73}{(wp2)(w2)w73}$ $\frac{(wp2)(w2)w73}{(wp2)(w2)}$ $\frac{(yp2)(w2)}{(wp2)(w2)}$ $\frac{(yp2)(w2)}{(wp2)(w2)}$ $\frac{(yp2)(w2)(w2)}{(w2-w2)(w2-w2)}$ $\frac{(yp2)(w2-w2)(w2-w2)}{(w2-w2)(w2-w2)}$ $\frac{(yp2)(w2-w2)(w2-w2)}{(w2-w2)(w2-w2)}$ $\frac{(yp2)(w2-w2)(w2-w2)}{(w2-w2)(w2-w2)}$	$\begin{array}{c} & \mathbf{x}_{1}^{*} \cdot \mathbf{y}_{1}^{*} \cdot \mathbf{y}_{2}^{*} \cdot \mathbf{y}_{1}^{*} \cdot \mathbf{y}_{2}^{*} \cdot \mathbf{y}_{2}^{*}$

ダブル接合Pinned Photodiode型太陽電池 JPA2020-131313 (JP6828108)参照 御井舟 4年 flur-ch-ナッガ家 @/y At X=X3 / X3-X2= W/I, X4-X3=W/UI;



7100

\$7

(R.S. JPA-2020-131313 13/78-23)

PTPNN-PPT JAS Pinned Photo divide type Sola-Cell

5:02

WAT WHI W

w.

-Valeo

006

005



ダブル接合Pinned Photodiode型太陽電池

JPA2020-131313 (JP6828108)参照



ダブル接合Pinned Photodiode型太陽電池

JPA2020-131313 (JP6828108)参照

(1) DP=1000.000000, DN=1000.	000000, DPP=100000000.000000, DNN=100000000.0000000 :
(2) VN=kT*ln(DNN/DN)=0.29473	1 , VP=kT*ln(Dpp/DP)=0.294731 ;
(3) EG=1.110000 , VN=0.29473	1 ,VP=0.294731 ,VBB=EG-VP-VN=0.520538 ;
(5) WNN=sqrt(2*Esi*VBB/DN/(1	+DN/DP))=0.580783 , WPP=DN*WNN/DP=0.580783 , WW=1.161566 , XJ=0.630783
<pre>(8) WN=sqrt(2*Esi*VB/DN/(1+D</pre>	N/DP))=0.279479 , WP=DN*WN/DP=0.279479 ;
W=WN+WP=0.558959, W2=WNN	-WN=0.301303 , VM=VB+VP=0.415269 ;
(11) VM=VBB+VP=0.415269 , DP	1=10000.000000 , VP1=0.235785 , VB1=VM-VP1=0.179484 ;
<pre>(13) WP1=2*Esi*VB1/DP1/W2=0.</pre>	077202 , WN1=W2-WP1=0.224102 , DN1=DP1*WP1/WN1=3444.947795 ;
X1=W0=0.050000	DPP=DNN=100000000; X1=0.05; X2=0.10;
X2=X1+W1=0.100000	W2=WNN-WN=0.301303;
X3=X2+WP1=0.177202	DP1=10000; X3=0.177202;
X4=X3+WN1=0.401303	DN1=3445 :X4=XM=0.401303:VM=0.415269
X5=X4+WN=0.680783	DN = 1000 + VE - VM + M/N - VI = 0.620792
X6=X5+WP=0.960262	DI = 1000, $A = A = A = A = A = A = A = A = A = A$
7-YR-W0-19 950000	DP =1000 :

ダブル接合Pinned Photodiode型太陽電池

JPA2020-131313 (JP6828108)参照

- (1) DP=1000.000000, DN=1000.000000, DPP=100000000.000000, DNN=100000000.000000 :
- (2) VN=kT*ln(DNN/DN)=0.294731 , VP=kT*ln(Dpp/DP)=0.294731 ;
- (3) EG=1.110000 , VN=0.294731 , VP=0.294731 , VBB=EG-VP-VN=0.520538 ;
- (5) WNN=sqrt(2*Esi*VBB/DN/(1+DN/DP))=0.580783 , WPP=DN*WNN/DP=0.580783 , WW=1.161566 , XJ=0.630783 ;

(8) WN=sqrt(2*Esi*VB/DN/(1+DN/DP))=0.279479 , WP=DN*WN/DP=0.279479 ;

W=WN+WP=0.558959, W2=WNN-WN=0.301303 , VM=VB+VP=0.415269 ;

(11) VM=VBB+VP=0.415269 , DP1=10000.000000 , VP1=0.235785 , VB1=VM-VP1=0.179484 ;

(13) WP1=2*Esi*VB1/DP1/W2=0.077202 , WN1=W2-WP1=0.224102 , DN1=DP1*WP1/WN1=3444.947795 ;

P+PNN-PP+ junction ダブル接合Pinned Photodiode型太陽電池

Depletion Approximation

JPA2020-131313 (JP6828108)参照

2023_11_24 Pinned Photodiode type Solar Cell by Yoshiaki Hagiwara_Slides.pdf

** Graph Plot of Potential Voltage V(X) { Xmin = 0 , Xmax = 1 , Vmin = 0 , Vmax = 1 ;} **

P+PNN-PP+ Pinned Photodiode Type Solar Cell ; DN=1000;XJ=0.630783;DP=-1000;WN=0.279479; Doping Levels = { DPP=-10000000, DP1=-10000, DN1=3445, DN=1000, DP=-1000, DPP=-10000000; } Minimum Potential = { VM=0.415269, XM=0.490866, WW=WNN+WPP=1.161566, W=WN+WP=0.558959; } Depletion Width = { WNN=WPP=0.580783, WN=WP=0.279479, WP1=0.077202, WN1=0.224102; }



ダブル接合Pinned Photodiode型太陽電池

JPA2020-131313 (JP6828108)参照

C2024 02 15.mp4

JPA2020-131313特許で公開しているダブル接合型太陽電池の製造プロセスの 理論解析数値計算プログラムを公開します。ぜひ関心を持ってしただき資料を 吟味精査しご支援アドバイスをお願いもうしあげます。Pinned Photodiodeの 構造特許はもう有効期限がとっくに切れており中国企業も台湾企業も韓国企業 も国内の他の企業も簡単に製造する技術を保持しております。私の提案する Pinned Photodiode型太陽電池は1980年代のプロセス装置で充分生産可能です。

今、添付に資料は、半導体産業に関心を持ってくれる若い大学2年~3年の学生に 説明し理解し半導体の面白さと需要性を理解して戦力になってほしいと希望します。

半導体デバイス物理も理解しC言語などパソコンソフトも両刀武器を使いこなせる 宮本武蔵のよう両刀使いの若い技術者が半導体産業ではたいへん必要としています。

もしかして大きく化けるかもと、広く人類の共通財産として利用していただけることを 切に希望します。試作し挑戦する価値はあると感じますが、いかがでしょうか???

2023_11_24_Pinned_Photodiode_type_Solar_Cell_by_Yoshiaki_Hagiwara_Slides.pdf

●従来のNP接合型太陽電池の構造は単純で簡単に最適化が可能である。

まず、従来の単純構造のN-P接合型太陽電池を最適化して、DP,DN,WPP,WNN,WP,WNの値を決定する。



まず基板濃度(DP)をできるだけ薄くして、表面のN層の濃度(DN)も薄くして、接合の深さ(XJ)をできるだけ深く 形成する。光が照射されない時 (出力ゼロの時) の、最大値をとる有効変換領域 (空乏層) の幅(W1)が決まる。 次に光の照射が最大になる時の有効変換領域 (空乏層)の幅(W2)を決定する。W2<W1となる。

Pタイプの基板濃度(DP)と表面のN層の濃度(DN)から、それぞれの空乏層幅(WPとWN)が決まる。 シリコンの誘電率を Esi=648 /(volt・μm)とすると、空乏層近似を使い、次の各関係式を得る:

(2)(Esi)(VB)= (DP)(WP))(WP)+ (DN)(WN))(WN); (DP)(WP)=(DN)(WN) ; W2=WN+WP ;

これを解き、次の関係式を得る: WN=sqrt((2)(Esi)(VB)/(DN)/(1+DN/DP)); WP=(WN)(DN)/(DP);。

●P+PNN-PP+とN+NPP-NN+のダブル接合 Pinned Photodiode型太陽電池の最適化。

まず、従来の単純構造のN-P接合型太陽電池を最適化して、DP,DN,WPP,WNN,WP,WNの値を決定する。

Pinned Photodiode type Solar Cell defined in JPA2020-131313





実際の試作ではNタイプ基板を使用する。



• Vout = 0.4 volt として、WP = WN ~ 0.3 μm とし、表面P+P領域の深さ Xsも 0.3 μm 程度となる様に 実際の各濃度の値を調整します。接合の深さは XJ = 2WN + Wo ~ 0.9 μm 程度になる様にして、 実際の装置のイオン打ち込みエネルギーの可能な範囲に調整します。かなり微妙調整が必要です。 ●基板濃度 (DP) はできるだけ薄いのが望ましい。

●また基板抵抗値が大きくなるので、基板の厚さを工程の最後に KOH液などでエッチングして薄くする技術が必要が必要となる。



●基板濃度 (DP) はできるだけ薄いのが望ましい。 ●最初に出力端子部分(P+領域)を(熱拡散でもOK)形成する。

SiO2
Nsub

●基板濃度 (DP) はできるだけ薄いのが望ましい。
 ●最初に出力端子部分(P+領域)を(熱拡散でもOK)形成する。



●基板濃度 (DP) はできるだけ薄いのが望ましい。 ●最初に出力端子部分(P+領域)を(熱拡散でもOK)形成する。



●基板濃度 (DP) はできるだけ薄いのが望ましい。
 ●最初に出力端子部分(P+領域)を(熱拡散でもOK)形成する。


●次に光電変換領域となる完全空乏化されるPP-層の領域を深く形成する。



●次に光電変換領域となる完全空乏化されるPP-層の領域を深く形成する。



●次に光電変換領域となる完全空乏化されるPP-層の領域を深く形成する。



●基板濃度 (DP) はできるだけ薄いのが望ましい。
●最初に出力端子部分(P+領域)を(熱拡散でもOK)形成する。
●次に光電変換領域となる 完全空乏化されるPP-層の領域を深く形成する。



●基板濃度 (DP) はできるだけ薄いのが望ましい。
●最初に出力端子部分(P+領域)を(熱拡散でもOK)形成する。
●次に光電変換領域となる 完全空乏化されるPP-層の領域を深く形成する。

Step010



stand1 ●次に光電変換領域となる完全空乏化されるPP-層の領域を深く形成する。





●次に光電変換領域となる完全空乏化されるPP-層の領域を深く形成する。

Step012



●基板濃度 (DP) はできるだけ薄いのが望ましい。
●最初に出力端子部分(P+領域)を(熱拡散でもOK)形成する。
●次に光電変換領域となる 完全空乏化されるPP-層の領域を深く形成する。

Step013



●次に光電変換領域となる完全空乏化されるPP-層の領域を深く形成する。

Step014



●次に光電変換領域となる 完全空乏化されるPP-層の領域を深く形成する。

Step015



●次に短波長青色光の光電変換領域となる N+N層の領域を受光表面近傍に形成する。
●次に周辺と裏面に高い濃度のN+層を形成し、GND接地電位にピン留め固定する。

●次に光電変換領域となる 完全空乏化されるPP-層の領域を深く形成する。

Step016



●次に短波長青色光の光電変換領域となる N+N層の領域を受光表面近傍に形成する。
●次に周辺と裏面に高い濃度のN+層を形成し、GND接地電位にピン留め固定する。

●次に光電変換領域となる 完全空乏化されるPP-層の領域を深く形成する。

Step017



●次に短波長青色光の光電変換領域となる N+N層の領域を受光表面近傍に形成する。
●次に周辺と裏面に高い濃度のN+層を形成し、GND接地電位にピン留め固定する。

●次に光電変換領域となる 完全空乏化されるPP-層の領域を深く形成する。

Step018



●次に光電変換領域となる完全空乏化されるPP-層の領域を深く形成する。

Step019



●次に光電変換領域となる 完全空乏化されるPP-層の領域を深く形成する。

Step020









●P+PNN-PP+とN+NPP-NN+のダブル接合 Pinned Photodiode型太陽電池の最適化。

まず、従来の単純構造のN-P接合型太陽電池を最適化して、DP,DN,WPP,WNN,WP,WNの値を決定する。

Pinned Photodiode type Solar Cell defined in JPA2020-131313





実際の試作ではNタイプ基板を使用する。



• Vout = 0.4 volt として、WP = WN ~ 0.3 μm とし、表面P+P領域の深さ Xsも 0.3 μm 程度となる様に 実際の各濃度の値を調整します。接合の深さは XJ = 2WN + Wo ~ 0.9 μm 程度になる様にして、 実際の装置のイオン打ち込みエネルギーの可能な範囲に調整します。かなり微妙調整が必要です。

●従来のNP接合型太陽電池の構造は単純で簡単に最適化が可能である。

まず、従来の単純構造のN-P接合型太陽電池を最適化して、DP,DN,WPP,WNN,WP,WNの値を決定する。



まず基板濃度(DP)をできるだけ薄くして、表面のN層の濃度(DN)も薄くして、接合の深さ(XJ)をできるだけ深く 形成する。光が照射されない時 (出力ゼロの時) の、最大値をとる有効変換領域 (空乏層) の幅(W1)が決まる。 次に光の照射が最大になる時の有効変換領域 (空乏層)の幅(W2)を決定する。W2<W1となる。

Pタイプの基板濃度(DP)と表面のN層の濃度(DN)から、それぞれの空乏層幅(WPとWN)が決まる。 シリコンの誘電率を Esi=648 /(volt・μm)とすると、空乏層近似を使い、次の各関係式を得る:

(2)(Esi)(VB)= (DP)(WP))(WP)+ (DN)(WN))(WN); (DP)(WP)=(DN)(WN) ; W2=WN+WP ;

これを解き、次の関係式を得る: WN=sqrt((2)(Esi)(VB)/(DN)/(1+DN/DP)); WP=(WN)(DN)/(DP);。

●従来のNP接合型太陽電池の構造は単純で簡単に最適化が可能である。

まず、従来の単純構造のN-P接合型太陽電池を最適化して、DP,DN,WPP,WNN,WP,WNの値を決定する。



まず基板濃度(DP)をできるだけ薄くして、表面のN層の濃度(DN)も薄くして、接合の深さ(XJ)をできるだけ深く 形成する。光が照射されない時 (出力ゼロの時) の、最大値をとる有効変換領域 (空乏層) の幅(W1)が決まる。 次に光の照射が最大になる時の有効変換領域 (空乏層)の幅(W2)を決定する。W2<W1となる。

Pタイプの基板濃度(DP)と表面のN層の濃度(DN)から、それぞれの空乏層幅(WPとWN)が決まる。 シリコンの誘電率を Esi=648 /(volt・μm)とすると、空乏層近似を使い、次の各関係式を得る:

(2)(Esi)(VB)= (DP)(WP))(WP)+ (DN)(WN))(WN); (DP)(WP)=(DN)(WN) ; W2=WN+WP ;

これを解き、次の関係式を得る: WN=sqrt((2)(Esi)(VB)/(DN)/(1+DN/DP)); WP=(WN)(DN)/(DP);。



実際の装置のイオン打ち込みエネルギーの可能な範囲に調整します。かなり微妙調整がよ





実際の試作ではNタイプ基板を使用する。





2024 02 25 従来のシングル接合型とダブル接合 Pinned Photodiode 型太陽電池の比較と歴史的発明背景 萩原良昭 Chronology_of_Silicon_based_Image_Sensor_Development 2023 11 24 Pinned Photodiode type Solar Cell by Yoshiaki Hagiwara Slides.pdf 従来のシングル接合型太陽電池は N+N-P-P+接合をしています。両端には金属とオーミック (抵抗値ゼロ)で接 合する為濃度を19~20乗の高濃度にする必要があります。真ん中のN-P-は極力濃度を薄くして有効光電変換 領域となる空乏層を広くする必要があります。これで従来のシングル接合型太陽電池は最適化されます。光が照射さ れない時、空乏層が一番広く最大になります。その時の空乏層領域の境界点すなわち受光表面迄の距離は最短になり ます。最適濃度設計は、光が照射されない時 N+N-P-P+接合構造で中央のN-P-層が完全に空乏化する濃度が 最適化デバイスの不純物濃度設計になります。光が照射される最適動作点では、接合が順方向になっていますが、そ の時の空乏層幅は狭くなります。同時に、空乏層の境界がシリコン受光表面から遠ざかり深くなります。深くなった 空乏層の境界点と受光表面の領域内に P+PN+領域と形成し、(P+PN+)+(N-P-P+)のダブル接合型太陽電池 とする発明(JPA2020-131313)です。この P+PN+N-P-P+接合は 1950年から 1960年末にかけて SONY が生産し ていた高性能の Bipolar Transistor 接合構造そのものです。それをヒントに 1975 年に萩原は 3 件の特許(JPA1975-127646.JPA1975-127647.JPA1975-134985)を出願しました。Pinned Photodiode の世界初の発明となる証拠です。 SONY のビジネスを競合他社からの知財権抗争から長い間守り、さらに新型太陽電池への可能性を追求しています。







Fig.21(a) Conventional N+P Single able Junction type Solar Cell. unction Solar Cell and (b) P+P-NP-P-



Gate Oxide thickness 0.13 µm Surface P region 2 x 10 cm Buried N region 1.7 x 10 cm² P substrate region 5 x 10¹⁴ cm⁻³ Backside N+ region 1 x 10 cm⁻²

2024 02 25 従来のシングル接合型とダブル接合 Pinned Photodiode 型太陽電池の比較と歴史的発明背景 萩原良昭 Chronology_of_Silicon_based_Image_Sensor_Development 2023 11 24 Pinned Photodiode type Solar Cell by Yoshiaki Hagiwara Slides.pdf

光が照射され最適動作で接合が順方向になりますと空乏層幅が狭くなり、DIODEは順方向にバイアスされてその 電流は外部出力端子を通り太陽電池の外部負荷に供給されますが同時に順方向電流が基板にも流れ、その電流は熱と なり浪費されます。この順方向電流となり基板に流れる無駄に浪費される電流はこの N+N-P-P+ DIODE の表面積 に比例し、基板抵抗が小さいほど大きくなります。工程基板を使うことにより、順方向電流の電流分配の比率が最適 にすることができますが、いずれにせよ、シリコンの BAND GAP の 1.1 eV 以下の赤外線光は光電変換されず、 光電子として取り出すことができないので浪費れ、さらに量子効率の劣化を招きます。私の母校 CALTECH の先輩 トランジスタの発明者の Shockley は 1950 年代に論文の中で、「シリコン結晶のシングル接合型太陽電池の量 子効率は39%以上には理論的に不可能である」と結論しています。これはシングル接合の場合でありダブル接合や 多重接合では2倍以上、1.1 eV 以上の波長光がシリコン結晶を透過するのはシリコン結晶に深度 1.12 µ m までであ ることを理解している技術者は少ない、赤外線はシリコン奥深くまで到達するが紫外線はシリコン表面近傍で吸収さ れ、シリコン表面で効率良く光電変換される仕組み、構造が必要となる。シリコン結晶では空乏層領域の幅が 1.11 μ m=1.14/(1.1eV) 以上は光電変換には寄与しない。シリコン表面から 1.11 μm の深度迄の領域で太陽光のエネルギ の80%が吸収されそれがシリコンの最大量子効率80%の定義です。



Pinned Photodiode type Solar Cell (JPA2020-131313)



Gate Oxide thickness 0.13 µm Surface P region 1 x 10¹² cm⁻² Buried N region 4.26 x 10¹¹ cm⁻² P substrate region 1 x 10 cm⁻³ Backside N+ region 1 x 10 cm⁻²

Sony SSDM1977/1978 Photo Senor Device



<u>Locomtec.jp/萩原aips研究所のご案内</u>

合同会社ロコムテックに萩原AIPS研究所部門新設に伴う管理マップ

2023/3/28

http://www.aiplab.com/

hagiwara@aiplab.com



Help!! この新型ダブル接合型太陽電池の原理試作のために開発資金が必要です。 応援募金の額はいくらからでも結構です。下記口座に入金をお願い申し上げます♡ 三菱UFJ銀行 厚木支店 店番707 口座番号 0456308 名義者 萩原良昭(ハギワラヨシアキ) 従来のシングル接合型太陽電池



2023_11_24_Pinned_Photodiode_type_Solar_Cell_by_Yoshiaki_Hagiwara_Slides.pdf

ダブル接合Pinned Photodiode型太陽電池



(a)従来のN+N-P-P+シングル接合型太陽電池の製法のプロセスStepは合計で15 Stepである。

(b) P+PN+N-P-P+ダブル接合Pinned Photodiode型太陽電池の製法の製法のプロセスStepは合計で18 Stepである。

(b) P+PN+N-P-P+ダブル接合Pinned Photodiode型太陽電池の製法



Ao is very small. A is very large.

 $I_F = A_0 J_F$

(a)従来のN+N-P-P+シングル接合型太陽電池では、順方向電流は広い表面積に比例し非常の大きい。 (b) P+PN+N-P-P+ダブル接合Pinned Photodiode型太陽電池では、順方向電流は小さな面積のN+領域のみで非常に小さい 広い面積を占める PP-NN-P-P+ 接合領域は、ほとんどの領域が空乏化領域で順方向電流はゼロである。

lsc

Very Small Area (Ao)

Double Junction Pinned Photodiode type Solar Cell (JPA2020-131313 by Yoshiaki Hagiwara) 2023 11 24 Pinned Photodiode type Solar Cell by Yoshiaki Hagiwara.mp4 2023 11 24 Pinned Photodiode type Solar Cell by Yoshiaki Hagiwara Slides.pdf "Chronology of Silicon-based Image Sensor development"- Y. D. Hagiwara.pdf https://eds.ieee.org/images/files/newsletters/Newsletter Jan23.pdf P2023 10 20 AIPE2023 Tokyo Conference Paper on AIPS with PBP for Robot Vision and Solar Cell Panel.pdf P2023 05 10 ICCCAS2023 Paper on AIPS with PBP for Robot Vision and Solar Cell Panel.pdf ICECET2021 Paper61 html ICECET2021 Paper75 html P2021 IJSSA2021 Paper 20210616 on Electrostatic and Dynamic Analysis of Pinned Photodiodes.pdf P2021 IJSSA2021 Paper 20210616 on Electrostatic and Dynamic Analysis of Pinned Photodiodes.html P2020 EDTM2020 PaperID 3C4 by Hagiwara 4 pages.pdf

EDTM2020_Paper_on_the P+PN+P Junction Pinned Photodiode and Schottky Barrier Photodiode.html

P2019_3DIC2019_Paper_on_3D_Pinned_Photodiode_6_pages.pdf

https://www.sangyo-times.jp/article.aspx?ID=5331

<u>Sangyo-Times.jp/article_ID=5331_(PDF)</u>

Publication_List_by_Yoshiaki_Hagiwara.html

萩原良昭 @熊本

2024 01 28 Pinned Photodiode type Solar Cell.pdf 2024 01 28 Pinned Photodiode type Solar Cell.mp4

- ●2極真空管が整流特性を持ち、3極真空管が電流増幅特性を持つ ことは1930年代から周知でした。それでラジオやレーダーを 米国はその先端技術の持ち実用化していました。
- ●半導体を材料にしたPN接合(ダイオード)でも2極真空管と同じ整流特性を持つことも知られていましたが、まだまだ 半導体の結晶性が悪く、それを製造する技術を持っていたのも 米国の限られた一部の企業でした。
- ●半導体を材料にしたPN接合(ダイオード)の方がはるかに 2極真空管より高周波数特性や整流特性も安定して優れている ことも1940年後半になると理解され、米国では軍事産業が 活発で、軍需に刺激され発達しました。
- ●ベル研でのブラッテンとバーデンが試作に成功した金属針による ダブルショトキーバリア接合タイプの電流増幅装置はメカ装置で 非常に再現性が良いものでしたが信頼がわるく利用価値があり ませんでした。

金属針のCONTACT型Bipolar Transistor, Dec 1947



拡散Diffuision型Bipolar Transistor, July 1948





NPN bipolar transistorの関係するいろいろな物理定数

受光表面P+層と裏面のP+層の両面がピン留め接地された、P+PNPP+接合型新型太陽電池の提案



- ●2極真空管が整流特性を持ち、3極真空管が電流増幅特性を持つ ことは1930年代から周知でした。それでラジオやレーダーを 米国はその先端技術の持ち実用化していました。
- ●半導体を材料にしたPN接合(ダイオード)でも2極真空管と同じ整流特性を持つことも知られていましたが、まだまだ 半導体の結晶性が悪く、それを製造する技術を持っていたのも 米国の限られた一部の企業でした。
- ●半導体を材料にしたPN接合(ダイオード)の方がはるかに 2極真空管より高周波数特性や整流特性も安定して優れている ことも1940年後半になると理解され、米国では軍事産業が 活発で、軍需に刺激され発達しました。
- ●ベル研でのブラッテンとバーデンが試作に成功した金属針による ダブルショトキーバリア接合タイプの電流増幅装置はメカ装置で 非常に再現性が良いものでしたが信頼がわるく利用価値があり ませんでした。
<u>シリコンSiのP型基板の抵抗率pが10Ωcmであるとき、不純...-Yahoo!知恵袋</u>



1回答

シリコンSiのP型基板の抵抗率pが10Ωcmであるとき、不純物の濃度はいくつになりますか?また、その不純物には何が使われるのか教えてください そして、そのときの不純物と元のシリコンとの個数の比についてもよろしくお願いします

ベストアンサー

ポポロさん 2012/1/13 0:38

1/ρ= q*µp*p

ρ=10 [Ωcm] q=1.6e-19 [C] μp=450 [cm^2/V/s] 代入

1/10 = 1.6e-19 * 450 * p p = 1.4e15 [個/cm3]

P型だと三族の元素ですね。

B、Al、Ga • • •

一般的にはB(ホウ素)と思います。

Si密度は、5e22個/cm3です。なので 1.4e15/5e22 *100 ≒ 0.0000028%です。



N基板は濃度DN~100Ωcmと非常に高抵抗を使うと、W~sqrt(Esi * EG/DN)~









CHRONOLOGY OF SILICON-BASED IMAGE SENSOR DEVELOPMENT

Yoshiaki Daimon Hagiwara, IEEE Life Fellow Sojo University, Kumamoto-city, Japan

Introduction

The article presents key steps of development of siliconbased image sensors. The author's intention has been to present them chronologically. However, since different aspects of the sensor design are discussed, some contents have been duplicated. Hopefully, they do not obscure the overall picture of the image sensor development.

The P+P doping variation in the base region of a bi-1953 to realize the drift-field transistor for high frequency operations as shown in Fig. 1. The forward biased emitterbase junction injects electrons from the electron fog in the emitter into the base. There, the minority carriers swiftly



Figure 1: The drift-field transistor for high frequency operations, invented by Herbert Kroemer in 1953

migrate towards the collector thanks to the electric field induced by the P+P doping variation in the base region. Properly shaped doping profiles became later an indis-

In 1970, the CCD image sensor was invented that provided a complete charge transfer capability without image lag. The CCD image sensors were next intensively studied and refined [1-5]. However, the MOS photo capacitor used polar transistor was first proposed by Herbert Kroemer in in the CCD image sensor employed metallic electrodes that impeded transmission of the short-wave blue light.

In 1975, three double and triple junction pinned photodiodes (PPDs) were invented and patented [7-9]. Reproductions of figures in the Japanese Patent Applica-

tions of (a) the N+N-P+NP-P triple junction PPD (JPA1975-127646), (b) the N+N-P+N double junction PPD (JPA1975-127647) and (c) the PNP double junction PPD (JPA1975-134985) are shown in Fig. 2. All of them behave as photo junction-capacitors and have the CCD-like complete charge transfer capability, no image lag feature with in-pixel vertical overflow drain (VOD) structure for the anti-blooming function, and the electronically adjustable exposure time for fast moving action pictures. Potential distributions shown in Fig. 2 clearly illustrate the mentioned above importance of doping profiles in those devices. Devices (a) and



Figure 2: Reproductions from the Japanese Patent Applications of (a) the N+N-P+NP-P triple junction PPD, (b) the N+N-P+N double junction PPD, and (c) the PMP double junction PPD.

22 IEEE Electron Devices Society Newsletter O January 2023



Figure 1: The drift-field transistor for high frequency operations, invented by Herbert Kroemer in 1953.



Yoshiaki Daimon Hagiwara, IEEE Life Fellow Sojo University, Kumamoto-city, Japan

Introduction

The article presents key steps of development of siliconbased image sensors. The author's intention has been to present them chronologically. However, since different aspects of the sensor design are discussed, some contents have been duplicated. Hopefully, they do not obscure the overall picture of the image sensor development.

1953 to realize the drift-field transistor for high frequency that impeded transmission of the short-wave blue light. operations as shown in Fig. 1. The forward biased emitterbase junction injects electrons from the electron fog in the emitter into the base. There, the minority carriers swiftly



Figure 1: The drift-field transistor for high frequency operations, invented by Herbert Kroemer in 1953.

migrate towards the collector thanks to the electric field induced by the P+P doping variation in the base region. Properly shaped doping profiles became later an indis-

In 1970, the CCD image sensor was invented that provided a complete charge transfer capability without image lag. The CCD image sensors were next intensively studied The P+P doping variation in the base region of a bi- and refined [1-5]. However, the MOS photo capacitor used polar transistor was first proposed by Herbert Kroemer in in the CCD image sensor employed metallic electrodes

In 1975, three double and triple junction pinned photodiodes (PPDs) were invented and patented [7-9]. Reproductions of figures in the Japanese Patent Applica-

tions of (a) the N+N-P+NP-P triple junction PPD (JPA1975-127646), (b) the N+N-P+N double junction PPD (JPA1975-127647) and (c) the PNP double junction PPD (JPA1975-134985) are shown in Fig. 2. All of them behave as photo junction-capacitors and have the CCD-like complete charge transfer capability, no image lag feature with in-pixel vertical overflow drain (VOD) structure for the anti-blooming function, and the electronically adjustable exposure time for fast moving action pictures. Potential distributions shown in Fig. 2 clearly illustrate the mentioned above importance of doping profiles in those devices. Devices (a) and (b) both have in-pixel MOS capacitor buffer





Figure 2: Reproductions from the Japanese Patent Applications of (a) the N+N-P+NP-P triple junction PPD, (b) the N+N-P+N double junction PPD, and (c) the PMP double junction PPD.

22 IEEE Electron Devices Society Newsletter O January 2023













Pinned Photodiode type Solar Cell defined in JPA2020-131313

●Vout = 0.4 volt として、WP=WN~0.3 µm とし、表面P+P領域の深さ Xsも 0.3 µm 程度となる様に 実際の各濃度の値を調整します。接合の深さは XJ = 2WN + Wo ~ 0.9 µm 程度になる様にして、 実際の装置のイオン打ち込みエネルギーの可能な範囲に調整します。かなり微妙調整が必要です。





実際の試作ではNタイプ基板を使用する。





P+PNN-PP+ Pinned Photodiode Type Solar Cell ; DN=1000;XJ=0.630783;DP=-1000;WN=0.279479; Doping Levels = { DPP=-10000000, DP1=-10000, DN1=3445, DN=1000, DP=-10000, DPP=-10000000; } Minimum Potential = { VM=0.415269, XM=0.490866, WW=WNN+WPP=1.161566, W=WN+WP=0.558959; } Depletion Width = { WNN=WPP=0.580783, WN=WP=0.279479, WP1=0.077202, WN1=0.224102; }



ダブル接合Pinned Photodiode型太陽電池(JPA2020-131313特許の紹介)



空乏層近似法による解析解の計算手順















従来のNP接合型太陽電池の構造は単純で簡単に最適化が可能である。

基板濃度(DP)をできるだけ薄くして、表面のN層の濃度(DN)も薄くして、接合の深さ(XJ)をできるだけ 深く形成し、まず光が照射されない時、出力ゼロの時の有効変換領域(空乏層)の幅(W1)を最大にする。



Pinned Photodiode type Solar Cell defined in JPA2020-131313

●Vout = 0.4 volt として、WP=WN~0.3 µm とし、表面P+P領域の深さ Xsも 0.3 µm 程度となる様に 実際の各濃度の値を調整します。接合の深さは XJ = 2WN + Wo ~ 0.9 µm 程度になる様にして、 実際の装置のイオン打ち込みエネルギーの可能な範囲に調整します。かなり微妙調整が必要です。



実際の試作ではNタイプ基板を使用する。


















































Step020











Pinned Photodiode type Solar Cell defined in JPA2020-131313

●Vout = 0.4 volt として、WP=WN~0.3 µm とし、表面P+P領域の深さ Xsも 0.3 µm 程度となる様に 実際の各濃度の値を調整します。接合の深さは XJ = 2WN + Wo ~ 0.9 µm 程度になる様にして、 実際の装置のイオン打ち込みエネルギーの可能な範囲に調整します。かなり微妙調整が必要です。



実際の試作ではNタイプ基板を使用する。





従来のNP接合型太陽電池の構造は単純で簡単に最適化が可能である。

基板濃度(DP)をできるだけ薄くして、表面のN層の濃度(DN)も薄くして、接合の深さ(XJ)をできるだけ 深く形成し、まず光が照射されない時、出力ゼロの時の有効変換領域(空乏層)の幅(W1)を最大にする。



2024/2/11

-

2024/2/11

2024/2/11

2024/2/11

従来のシングル接合型太陽電池のプロセス工程の考察

●光が照射していない時、すなわち、出力 Vout= 0 volt の時、N層の濃度の値を 薄くしても、空Z層幅 W1=WN1+WP1の値は 0.91 μm ~ 1.16 μm が張界。 N層側の空Z層幅 WN1 は WN1=0.58 μm ~ 0.08 μm の間を変動する。

●N+NPP+Single接合型の場合、基板F領域を薄くし空Z層幅WPを広くします。 N+層は表面が空泛化しない為のものです。表面に電界がかからない様にします。 N層は完全に空泛化されてもよい領域で、薄くして空之層幅WN1を広くします。 表面のN+領域の濃度を濃くしN層の濃度を薄くします。WNP1-WN1+WP1です。 W0-W1=X-WN1の値が小さい程、接合の深さくXJ=WN1)が浅くできます。 DNの濃度をDPと同等とした時の空泛層幅WNP1は1.16 μm程度です。 DNの濃度を基板濃度DPO10倍だと空辺層幅WNP1は1.0.91 μm程度です。 D1分濃度を基板濃度DPO10倍だと空辺層幅WNP1は0.91 μm程度です。

^{wut = 0.000000} Vout = 0.0 volt の時の計算値

DP=1000.000000 VP=kT*ln(DPP/DP)=0.29473

DN=10000.000000 VN=kT+ln(DNN/DN)=0.235785 VB=EG-VP-VN-Vout=0

 DB-1086.000000
 VII-08
 <th

 ●光照射時の出力が Vout=0.4 voltの時、N+層の電位はマイナスの値(- Vout)を 取り、N+NPP+接合は順方向バイアスとなります。N層の濃度の値に対して、 空返層幅 WNP2は WNP2 = WN2 + WP2 = 0.56µm ~ 0.51µm の範囲で変動します。
 ●光が照射している時、N層側の空泛層幅 WN2 は WN2 = 0.28µm ~ 0.46µmの範囲で変動します。

●光が照射していない時は出力 Vout= 0 volt となります。照射している時で、かつ、 出力値が Vout= 0.4 volt の時との差、 ΔW=(W2 - W1)=(WN1 - WN2)の値は、 DN= 1000 の時は、 ΔW=0.581 - 0.279 = 0.302 µm となります。 DN=10000 の時は、 ΔW=0.083 - 0.046 = 0.037 µm となります。 DNの値は濃度が薄い方が空気層幅 WNP+WN-WP が広くなります。

^{・0.400000} Vout = 0.4 volt の時の計算値

DP=1000.0000000 VP=kT*ln(DPP/DP)=0.294731

00.000000 VN=kT*ln(DNN/DN)=0.235785 V8=EG-VP-VN-Vout=0.179484

 W1200
 W12000
 W12000
 W12000



Load

D(X)

.........

DN

EG = VB2 + VP + VN + Vout

WNP2 = WN2 + WP2

 $WN2 \cdot DN = WP2 \cdot DP$

W2 = XJ - W0 - WN2

(a) P+PNPP+ ダブル接合 Pinned Photodiode型新型太陽電池



 ●太陽電池の出力 Voutの値は、シリコン結晶材料の場合、シリコンのBand Gap Energy (EG)の ほぼ半分程度である。Vout=EG/2~0.5 v となり、空乏層幅 W が構造(c)では広く取れない。
 PN接合の空乏層領域の電界により、光電子とホールが分離されることにより光電変換効率に寄与する。
 空乏層領域Wを一番大きくすることができるのは構造(b)であるが、chipの側面に強い電界が生じる。
 ●ダブル接合型構造(a)では、上下側面が接地電圧(GND)のピン留めされ表面裏面側面に電界が生じない。



Pinned Photodiode type Solar Cell defined in JPA2020-131313



従来のシングル接合型太陽電池のプロセス工程の考察

●光が照射していない時、すなわち、出力 Vout= 0 volt の時、N層の濃度の値を 薄くしても、空乏層幅 W1=WN1+WP1の値は 0.91µm ~ 1.16µm が限界。 N層側の空乏層幅 WN1 は WN1=0.58µm ~ 0.08µm の間を変動する。

●N+NPP+ Single接合型の場合、基板P領域を薄くし空乏層幅WPを広くします。 N+層は表面が空乏化しない為のものです。表面に電界がかからない様にします。 N層は完全に空乏化されてもよい領域で、薄くして空乏層幅WN1を広くします。 表面のN+領域の濃度を濃くしN層の濃度を薄くします。WNP1=WN1+WP1です。 W0+W1=XJ-WN1の値が小さい程、接合の深さ(XJ-WN1)が浅くできます。 DNの濃度をDPと同等とした時の空乏層幅WNP1は1.16 µm程度です。 DNの濃度を基板濃度DPの10倍だと空乏層幅WNP1は0.91 µm程度です。 出力金属端子とオーミク接合とする為、DNNの濃度は充分に濃くします。

Vout = 0.000000	Vout = 0.0 volt の時の計算値						
DP=1000.000000	DP=1000.000000 VP=kT*ln(DPP/DP)=0.294731						
DN=10000.000000	VN=kT*ln(DNN/DN)=0.235785 VB=EG-VP-VN-Vout=0.579484						
DN=1000.000000	VN=0.294731 VB=EG-VP-VN-Vout=0.520538 WN=0.580783 WP=0.580783	WNP1001 W=WN+WP=1.161566					
DN=2000.000000	VN=0.276986 VB=EG-VP-VN-Vout=0.538283 WN=0.340983 WP=0.681965	W=WN+WP=1.022948					
DN=3000.000000	VN=0.266606 VB=EG-VP-VN-Vout=0.548663 WN=0.243425 WP=0.730274	W=WN+WP=0.973699					
DN=4000.000000	VN=0.259242 VB=EG-VP-VN-Vout=0.556027 WN=0.189817 WP=0.759269	W=WN+WP=0.949086					
DN=5000.000000	VN=0.253529 VB=EG-VP-VN-Vout=0.561740 WN=0.155779 WP=0.778896	W=WN+WP=0.934675					
DN=6000.000000	VN=0.248862 VB=EG-VP-VN-Vout=0.566407 WN=0.132203 WP=0.793220	W=WN+WP=0.925423					
DN=7000.000000	VN=0.244916 VB=EG-VP-VN-Vout=0.570354 WN=0.114890 WP=0.804227	W=WN+WP=0.919116					
DN=8000.000000	VN=0.241497 VB=EG-VP-VN-Vout=0.573772 WN=0.101626 WP=0.813010	W=WN+WP=0.914636					
DN=9000.000000	VN=0.238482 VB=EG-VP-VN-Vout=0.576787 WN=0.091136 WP=0.820222	W=WN+WP=0.911358					
DN=10000.000000	VN=0.235785 VB=EG-VP-VN-Vout=0.579484 WN=0.082628 WP=0.826286	W=WN+WP=0.908908					



従来のシングル接合型太陽電池のプロセス工程の考察

 ●光照射時の出力が Vout=0.4 volt の時、N+層の電位はマイナスの値(-Vout)を取り、N+NPP+接合は順方向バイアスとなります。N層の濃度の値に対して、空乏層幅 WNP2は WNP2 = WN2 + WP2 = 0.56µm~0.51µm の範囲で変動します。
 ●光が照射している時、N層側の空乏層幅 WN2 は WN2 = 0.28µm~0.05µmです。 P層側の空乏層幅WP2は WP2 = 0.28µm~0.46µmの範囲で変動します。

 光が照射していない時は出力 Vout= 0 volt となります。照射している時で、かつ、 出力値が Vout= 0.4 volt の時との差、ΔW=(W2 - W1)=(WN 1 - WN2)の値は、 DN= 1000 の時は、ΔW=0.581 - 0.279 = 0.302 µm となります。 DN=10000 の時は、ΔW=0.083 - 0.046 = 0.037 µm となります。
 DNの値は濃度が薄い方が空乏層幅 WNP=WN+WP が広くなります。









従来型の横型Overflow Drain 構造のイメージセンサーを利用した場合のSwitch切り替え型太陽電池の提案



従来型のたて型Overflow Drain 構造のイメージセンサーを利用した場合のSwitch切り替え型太陽電池の提案



従来型のたて型Overflow Drain 構造のイメージセンサーを利用した場合のSwitch切り替え型太陽電池の提案



F	_	hc
Ľ	_	$\overline{\lambda}$

バンドギャップ・エネルギー

半導体	Eg [eV]	波長 [nm]
GaAs	1.42	873
GaP	2.26	548
GaN	3.36	369









R (2) 4 ð,







2024-01-31 02:12 に uchiyama@aiplab.com さんは書きました: > 萩原先生 > >素人目にみて質問があります。 正確には一番外側の軌道の中の電子数 >N(ネガティブ)型半導体は、 > シリコンより電子数が多いリンなどを添加すると、共有結合しているシリコンに関与 しない自由に動ける自由電子が発生。 > >P(ポジティブ)型半導体は、 ▶ シリコンより電子数が少ないホウ素などを添加すると、共有結合しているシリコンの 電子が不足し B + Si → (B-) + (Si+) ▶ 損ができ、ホールが生まれるため、電子が移動することが出来る。 > (電子が不足している粒子のホールとして)が移動できる。 >塩か砂糖か プラスの雷荷 > >N形に添加する素材は周期表で見るシリコン(14)の右隣にあるリン(15)であるのに対し、 > 何故P型に添加する素材は周期表で見るシリコン(14)の左隣にあるアルミニウム(13)を 使用しないのでしょうか。 > >リン(15)以外なら何故ヒ素(33)???? >何故ホウ素(5)とインジウム(49)???? アルミの可能です。しかし、アルミは > シリコン結晶の中を簡単に移動する > ほかの素材ではだめなのか。 OKです。 性質があるので電気特性が不安定に >遠い昔にいろいろ試して なるので使用されていません。 >N型の場合はヒ素・リンが相性がよく、 >p型の場合はホウ素・インジウムの相性が良かった > >ということでしょうか? >宜しくお願い致します。 ← その通りです! > > 内山

原子の構造



- ●第14族の炭素原子(C)の結晶体のダイヤモンドは透明で光を 通すことができる。原子核の引力が強くて軌道電子が簡単に 原子から飛び出せない。ダイヤモンドの中は自由電子が不在で 電流が流れない。電気を通さないので、絶縁体と呼ばれる。
- ●絶縁体にはシリコン酸化膜(SiO2)もある。原子間の強い共有 結合が生じて電子がシリコン酸化膜の分子間引力が強く自由 空間に電子が飛び出すことができない。
- ●第14族にはシリコン原子(Si)もある。自由電子が非常に少なく 電流が流れず、ほぼ電気を通さない高抵抗体である。原子核の 引力が強くて軌道電子が簡単に原子から飛び出せない為である。
- ●しかし、第15族のリン(P)やヒ素(As)の一番外の軌道にある 電子は原子核からの引力が小さい為に簡単に自由空間に飛び出す 事ができる。電子が1個自由空間に飛び出し、もとの原子は、 リンイオン(P+)やヒ素のイオン(As+)となり、第14族の まわりのシリコン原子と同族として電気的に安定な物質になる。
- ●第13族のボロン(B)や逆にシリコン原子から軌道電子を1個を 奪い取り、マイナスに荷電したボロンイオン(B-)となる。一方、 電子を奪われたシリコン原子はプラスに荷電したシリコンイオン (Si+)となる。その周りには中性のシリコン原子があり簡単に 隣接するシリコン原子から電子を1個奪い中性に戻る。一方の 電子を盗まれたシリコン原子が今度はプラスに荷電したシリコン イオン(Si+)となる。シリコンイオン(Si+)をホールと呼ぶ。



●第14族の炭素原子(C)の結晶体のダイヤモンドは透明で光を 通すことができる。原子核の引力が強くて軌道電子が簡単に 原子から飛び出せない。ダイヤモンドの中は自由電子が不在で 電流が流れない。電気を通さないので、絶縁体と呼ばれる。

第14族			絶	縁体	とに	t ?	
	13	14	15	16	17	18	
					•	2He	
	₅В +>я 10.51	«С 12.05	, N 888	0 88 81 81	₀ F 795 13.00	Ne	
	102561%	"Si	35 ₽ ≈≈ 34.97	35 S 88 32.47	17 Cl 55.45	#Ar 7432	
	л Ga #У994 ©.72	n Ge *******	20 As 56 74.92	Se دریت ۱۱۵۹	25 Br 88 73.50	» Kr 9976> 83.00	



●絶縁体にはシリコン酸化膜(SiO2)もある。原子間の強い共有 結合が生じて電子がシリコン酸化膜の分子間引力が強く自由 空間に電子が飛び出すことができない。

見かけ上、シリコン原子(14)が酸素(16)と 同じく 14+2=16 個の電子を持つ様に見える。



●第14族にはシリコン原子(Si)もある。自由電子が非常に少なく 電流が流れず、ほぼ電気を通さない高抵抗体である。原子核の 引力が強くて軌道電子が簡単に原子から飛び出せない為である。

第14族 			絶縁体とは?				
	13	14	15	16	17	18	
	••••	••••			•	2 He	
	5 B 4⇒# 10.51	с жя	, N 98.81	0 88 2	₀ F ?⊽¶ 33.00	Ne **≻ 38.35	
	11 A 71,326 26,96	"Si	s₽ ≈ 2 4.57	"S	17 Cl 55.45	"Ar 7432 3935	
	л Ga ^{хуурд} 60.72	n Ge ******	23 As 5 6 74.92	Se دریا ۱۹۹۲	25 Br ## 73.54	36 Kr ₽₽7₽2 83.89	
1							



●しかし、第15族のリン(P)やヒ素(As)の一番外の軌道にある 電子は原子核からの引力が小さい為に簡単に自由空間に飛び出す 事ができる。電子が1個自由空間に飛び出し、もとの原子は、 リンイオン(P+)やヒ素のイオン(As+)となり、第14族の まわりのシリコン原子と同族として電気的に安定な物質になる。

第14族			P → (P+) + (e-) As→(As+) +(e-)				
	13 14 15 16 17						
•	第3軌道の電子の数 3個4個5個						
	5 B ⊕⇒# 10.51	,€ אוו 12.01	, N 90.05	о вя 34.40	₀ F 7∨8 33.09	"Ne	
	#Al	"Si	35 P 95 34.97	S	17 Cl 55.45	"Ar 7432 19.95	
	лGа ^{хуурд} 69.72	nGe ******	23 As 568 74.92	5e	25 Br ## 79.54	35 Kr 997752 83.00	



●第13族のボロン(B)や逆にシリコン原子から軌道電子を1個を 奪い取り、マイナスに荷電したボロンイオン(B-)となる。一方、 電子を奪われたシリコン原子はプラスに荷電したシリコンイオン (Si+)となる。その周りには中性のシリコン原子があり簡単に 隣接するシリコン原子から電子を1個奪い中性に戻る。一方の 電子を盗まれたシリコン原子が今度はプラスに荷電したシリコン イオン(Si+)となる。シリコンイオン(Si+)をホールと呼ぶ。

	13	14	15	16	17	18
	ЪНе					
	3個4個5個					
	۶B	۶C	,N	٥,	۶F	"Ne
	歩う置 10-81	12.00	91.91 39.91	192.00 316.00	7 v 8 13.00	8-#32 28-38
	102501	"Si	35 P 95 94.97	35 S 888 32.47	17 Cl 55.45	Ar 7452 7452
	л Ga #V94 @.72	n Ge *#72.04 72.63	23 As 58 74.92	Se دریت 11.97	25 Br ## 73.50	35 Kr 99762 63.00

 $B + Si \rightarrow (B-) + (Si+)$

原子の構造



- ●第14族の炭素原子(C)の結晶体のダイヤモンドは透明で光を 通すことができる。原子核の引力が強くて軌道電子が簡単に 原子から飛び出せない。ダイヤモンドの中は自由電子が不在で 電流が流れない。電気を通さないので、絶縁体と呼ばれる。
- ●絶縁体にはシリコン酸化膜(SiO2)もある。原子間の強い共有 結合が生じて電子がシリコン酸化膜の分子間引力が強く自由 空間に電子が飛び出すことができない。
- ●第14族にはシリコン原子(Si)もある。自由電子が非常に少なく 電流が流れず、ほぼ電気を通さない高抵抗体である。原子核の 引力が強くて軌道電子が簡単に原子から飛び出せない為である。
- ●しかし、第15族のリン(P)やヒ素(As)の一番外の軌道にある 電子は原子核からの引力が小さい為に簡単に自由空間に飛び出す 事ができる。電子が1個自由空間に飛び出し、もとの原子は、 リンイオン(P+)やヒ素のイオン(As+)となり、第14族の まわりのシリコン原子と同族として電気的に安定な物質になる。
- ●第13族のボロン(B)や逆にシリコン原子から軌道電子を1個を 奪い取り、マイナスに荷電したボロンイオン(B-)となる。一方、 電子を奪われたシリコン原子はプラスに荷電したシリコンイオン (Si+)となる。その周りには中性のシリコン原子があり簡単に 隣接するシリコン原子から電子を1個奪い中性に戻る。一方の 電子を盗まれたシリコン原子が今度はプラスに荷電したシリコン イオン(Si+)となる。シリコンイオン(Si+)をホールと呼ぶ。

2024年1月28日(日) 10:10 a.m. at 熊本市市内蔦屋内のスタバカフェ にて

●私の提案する、埋め込み N 層 が完全に空乏化した P+PNPP+ ダブル接合 Pinned Photodiode型 新型太陽電池(a)は本当に良好な変換効率を実現することはできるだとうか?



●東北大学の西澤教授が1950年代の発明したP-I-N 型のPhotodiode (b) はどうして主流にならず、 現在の市販普及されている太陽電池の主流は、N+Pシングル接合型(c)の単純な構造であるのか?



●生産性とコストが非常に重要である。人工知能AI搭載の無人半導体工場の実現が鍵である。

(A) N+Pシングル接合型型太陽電池



(B) Single Junction Type Photodiode型新型太陽電池


(a) P+PNPP+ ダブル接合 Pinned Photodiode型新型太陽電池

	SiO2	P+	Р	Ν	Р	P+	AL
--	------	----	---	---	---	----	----

(b) P-I-N 型のPhotodiode型太陽電池

	SiO2	N+	I	P+	AL	
--	------	----	---	----	----	--

(c) N+Pシングル接合型型太陽電池

SiO2	N+	Ν	Р	P+	AL	

●構造(a)では 受光表面がGND電圧に接地ピン留めされている。表面のP+P濃度勾配により Band Bending 効果により、光電子はバリア電界を感じて埋め込みN層へ即移動する。 構造(b)と(c)では 受光表面が浮遊状態である。受光表面近傍で光電変換さらて光電子と ホールは電界が不在の為離れる事がなくいずれ再結合して変換効率に寄与しない。 (a) P+PNPP+ ダブル接合 Pinned Photodiode型新型太陽電池



 ●太陽電池の出力 Voutの値は、シリコン結晶材料の場合、シリコンのBand Gap Energy (EG) の ほぼ半分程度である。Vout=EG/2~0.5 v となり、空乏層幅 W が構造(c)では広く取れない。
 PN接合の空乏層領域の電界により、光電子とホールが分離されることにより光電変換効率に寄与する。
 空乏層領域Wを一番大きくすることができるのは構造(b)であるが、chipの側面に強い電界が生じる。
 ●ダブル接合型構造(a)では、上下側面が接地電圧(GND)のピン留めされ表面裏面側面に電界が生じない。 ●地上の到達する太陽光のエネルギー分布には波長依存性がある。特に可視光領域の中で、短波長青色光の成分が大きい。しかし短波長光はシリコン結晶内の透過深度が非常に浅い。青色光では 0.32 μm 程度しか透過しない。シリコン結晶型太陽電池では、シリコンのBand Gap Energy EG= 1.1 eV 以下の光では、すなわち 波長が λ(μm)= 1.24/EG(eV)=1.1 μm以上の赤外線は、光電変換されず熱となり無駄になる。





NP Single Junction type Solar Cell

Start with a P type wafer of an impurity atom doping density of Dp while the surface N region of Dn.

Let the NP junction depth to be Xj. Let the depletion region width in the surface N region side to be Wn. while the the depletion region width in the P substrate side to be Wp. The total depletion width W is give as











(A) N+Pシングル接合型型太陽電池



(B) Single Junction Type Photodiode型新型太陽電池







NP Single Junction Solar Cell





Light Penetration Depth (LPD) in Silicon Crystal.





Light Penetration Depth (LPD) in Silicon Crystal.

NP Single Junction type Solar Cell

Start with a P type wafer of an impurity atom doping density of Dp while the surface N region of Dn.

Let the NP junction depth to be Xj. Let the depletion region width in the surface N region side to be Wn. while the the depletion region width in the P substrate side to be Wp. The total depletion width W is give as





$$\label{eq:Vout} \begin{split} \text{Vout} &= \text{EG} - \text{VB} - \text{VBP-VBN} \ ; \\ \text{VBN} &= \text{In}(\text{D}_{\text{N}+}/\text{Dn}); \\ \text{VBP} &= \text{In}(\text{D}_{\text{P}+}/\text{Dp}); \end{split}$$

EG=1.1 v; kT=0.0256 v;
$$\boldsymbol{\mathcal{E}}_{Si} = 648 / (v \cdot \mu m);$$

●NP接合バリア 電圧 VB = $(DnWn^2 + DpWp^2)/(2\epsilon_{si});$

W = Wn + Wp; DnWn = DpWp;

$\varepsilon_{si} EG$ 2 ε_{si}) VB=DnWn (²1+Wp/Wn) = ²DnWn (1+²Dn/Dp); ²²² Wn = $\sqrt{\frac{(2\varepsilon_{si}) VB}{Dn(1+Dn/Dp)^2}}$;







In 1978 Sony(Hagiwara) measured the light sensitivity of Pinned Photodiode using a FT CCD image sensor as an ideal test element for measurements and reported the result at the SSDM1978 conference in Tokyo.



















Publication_List_by_Yoshiaki_Hagiwara.html





Conventional Single Junction type Solar Cell

Pinned Photodiode type Solar Cell defined in JPA2020-131313





Pinned Photodiode type Solar Cell defined in JPA2020-131313



Quantum Efficiency ~ (Xs+2Xn+Xp)

Conventional Single Junction type Solar Cell



Load N+ XN -**X**N = Хр Light Si02 N-Psub Ρ P-P+ P+

Pinned Photodiode type Solar Cell defined in JPA2020-131313



Pinned Photodiode type Solar Cell defined in JPA2020-131313




Thin Film Pinned Photodiode type Solar Cell

1/22 13:00~18:40 NEDIA総会 東京神保町・学士館

https://www.nedia.or.jp/jigyou/seminar/12954

1/22 東京→大阪 @カプセルホテル大東洋 21/39 第 → 22:06 着 (147分) のそみ87号 広島行

論発 19:48 発 → 22:15 着 (147分)	のそみ257号	新大阪行
≝₹ 19:57 発 → 23:39 着 (222分)	こだま755号	新大阪行
当駅 20:00 発 → 22:27 着 (147分)	のそみ89号	広島行
^{当駅} 始発 20:09 発 → 22:36 着 (147分)	のぞみ259号	新大阪行
^{当駅} 始発 20:12 発 → 23:12 着 (180分)	ひかり663号	新大阪行
^{当駅} 始発 20:21 発 → 22:45 着 (144分)	のぞみ91号	岡山行

2024_01_23~01_29 熊本@カーナAホテル

ホテルカーナA hotel-carna-a.jp 545件のAgodaレビュー 〒860-0802熊本県熊本市中央区中央街 4-20 · 096-342-5002

ご予約確定のお知らせ

yo hagiwar 様

お客様のご予約IDは「1123239020」です。予約の確認またはキャンセル・変更は、アゴダの セルフサービス機能をご利用ください。

2024_01_22 NEDIA総会@学士館、神保町、東京 東京→大阪移動 @ カプセルホテル大東洋 2024_01_23 大阪→熊本 2024_01_23~01_29 @ カプセルホテルカーナA@熊本 2019_01_29 熊本→小田原→本厚木 1/29 15:04~20:39 熊本→小田原

熊本 ⇒ 博多 さくら560号

15:04 発 — 15:43 着 (39分)

┃のぞみ46号(N700系)(東京行)の運行表

博多 2024/01/17(水) 16:00発

J' /J' ')	小田原	20:38着 20:39発
() +> ()	名古屋	19:25着 19:31発
名古屋		19:20 発
京都		18:45 発
新大阪		18:30 発
新神戸		18:16 発
姫路		17:59 発
岡山		17:40 発
広島		17:03 発
小倉(福岡)		16:16 発
博多	尊多	



理事長付 特任教授

工学博士、Ph.D. IEEE Life Fellow AAIA Fellow

原

〒860-0082 熊本市西区池田 4-22-1 Phone:080-2062-5657(直通) Fax:096-326-3000

https://www.sojo-u.ac.jp E-mail : hagiwara@ofc.sojo-u.ac.jp

萩原*和198*研究所 所長

合同会社ロコムテック Locomtec



〒243-0201 厚木市上荻野4313-1 Phone/Fax 046-241-3465 <u>https://locomtec.jp/萩原aips研究所</u> <u>http://www.aiplab.com</u> hagiwara@aiplab.com