


## 受光表面P+層と裏面のP+層の両面がピン留め接地された、P+PNPP+接合型新型太陽電池の提案

非常に複雑な半導体電子デバイスの物理動作とその構造の説明に挑戦する事になる。できるだけ直観に訴える方法で説明し、数式は極力さけて、基本原理動作を直観的なイメージで理解できる様に工夫をこらして文系の一般社会人の皆様にも親しみを感じる半導体の基礎知識の紹介となればと希望する。

- (1) 金属と絶縁体の違い
- (2) 半導体の基本特性
- (3) single接合型のダイオードの整流特性
- (4) double 接合型バイポーラトランジスタの電流増幅特性
- (5) triple 接合型サイリスタ型の理想的な高速Switch動作特性
- (6) MOS型のトランジスタの電流増幅特性
- (7) CMOS型インバータ回路の省エネ特性
- (8) 超光感度のCMOS型イメージセンサーの特性
- (9) double接合型の新型太陽電池の構造とその動作原理



崇城大学 理事長付き 特任教授  
IEEE Life Fellow, Ph.D., 工学博士

(9) double接合型の新型太陽電池の構造とその動作原理

詳細は青山社出版の人工知能パートナーシステム(AIPS)を支える「デジタル回路の世界」に記載。

<https://www.seizansha.co.jp/ISBN/ISBN978-4-88359-339-2.html>

<https://www.seizansha.co.jp/>



崇城大学 理事長付き 特任教授  
IEEE Life Fellow, Ph.D., 工学博士

仕様:B5判上製

475ページ

ISBN978-4-88359-339-2

発行日:2016/03/01



人工知能パートナーシステム(AIPS)を支える  
デジタル回路の世界

IEEE Life Fellow, Ph.D.

萩原 良昭 著

ISBN978-4-88359-339-2 B5判 上製 475頁

定価(本体9,000円+税)

未来の人間社会には人工知能パートナーシステム(AIPS)とも言える人間にやさしい支援システムが出現すると期待している。AIPS搭載の自動走行車や老人介護システム、人間型歩行ロボットやロボット・ハウスなどである。そこで本書では、そのAIPSを支える「デジタル回路の世界」と題し、ハードとソフトの両面で、人とコンピュータをつなぐデジタル技術について紹介している。図や絵をたくさん用意して、基礎からやさしく解説している。



Wikipedia は「萩原が Pinned Photodiodeの発明者だ」と知られていると記載している。



YoshiakiHagiwara19480704 会話 下書き 個人設定 ベータ版 ウォッチリスト 投稿記録 ログアウト



ウィキペディア  
フリー百科事典

メインページ  
コミュニティ・ポータル  
最近の出来事  
新しいページ  
最近の更新  
おまかせ表示  
練習用ページ  
アップロード (ウィキメディア・コモンズ)

ヘルプ

ヘルプ

井戸端

お知らせ

バグの報告

寄付

ウィキペディアに関するお問い合わせ

ページ ノート

閲覧

編集

履歴表示

☆

Wikipedia内を検索



## 萩原良昭


出典: フリー百科事典『ウィキペディア (Wikipedia)』

**萩原 良昭**（はぎわら よしあき、1948年7月4日 - ）は、日本の科学者、エンジニア、工学者、ならびに発明家。

主にソニー株式会社においてイメージセンサ（撮像デバイス）の研究を行い、デジタルカメラの撮像デバイスの主流となっている埋込フォトダイオード(英: Pinned Photodiode) <sup>[1]</sup> を発明したことで知られる。

### 目次 [非表示]

- 人物・来歴
- 学会・業界活動
- 著作物
- 脚注・参照
- 外部リンク



<FCX016> 570H x 498V One-Chip FT CCD Color Imager, 1978

### 人物・来歴 [編集]

1971年にカリフォルニア工科大学で電子工学と物理学の学位を取得、1972年に修士号、1975年に博士号(Pf.D.)をCarver Meadの指導の下取得。<sup>[2]</sup> 1974年の結婚を機に萩原姓となる。

- 1975年3月5日に Double 接合型受光素子を発明し SONY（株）社内の知財へ萩原は公式に出願した。
- 1975年10月23日には萩原は2件の特許、JPA1975-127646とJPA1975-127647を出願する。
- 1975年11月10日には受光表面がピン留めされた、in-pixel VOD機能付きのPNP 接合型の受光素子を萩原は特許出願（JPA1975-134985）した。

題目： 人工知能ロボットを支える、超光感度の賢い電子の目を太陽電池に応用する

<https://ja.wikipedia.org/wiki/萩原良昭>



ウィキペディア  
フリー百科事典

YoshiakiHagiwara19480704 4 3 [会話](#) [下書き](#) [個人設定](#) [ベータ版](#) [ウォッチリスト](#) [投稿記録](#) [ログアウト](#)

ページ [ノート](#) [閲覧](#) [編集](#) [履歴表示](#) [☆](#)

## 萩原良昭

出典：フリー百科事典『ウィキペディア（Wikipedia）』

**萩原 良昭**（はぎわら よしあき、1948年7月4日 - ）は、日本の科学者、エンジニア、工学者、ならびに発明家。主にソニー株式会社においてイメージセンサ（撮像デバイス）の研究を行い、デジタルカメラの撮像デバイスの主流となっている埋込フォトダイオード(英: Pinned Photodiode)<sup>[1]</sup>を発明したことで知られる。

- (1) 超短波長光感度特性を持ち
- (2) Anti-blooming機能を持ち
- (3) 電子シャッター機能を持ち
- (4) Global Shutter機能をもち
- (5) かつ残像のない特性をつ、
- (6) 受光表面がピン留めされた Pinned Photodiodeを1975年にもとSonyの萩原は発明した。
- (7) その受光構造を超光感度の新型太陽電池として開発し将来の日本の半導体電子デバイス産業の、「日本の産業のコメ」として育て、発展されて日本のエネルギー対策に貢献したいです。

### 人物・来歴 [編集]

1971年にカリフォルニア工科大学で電子工学と物理学の学位を取得、1972年に修士号、1975年に博士号(Pf.D.)をCarver Meadの指導の下取得。<sup>[2]</sup> 1974年の結婚を機に萩原姓となる。


2001年にはIEEEのフェローに、また2004年にはソニー・フェローに任命される。その主たる業績は1975年の、ソニーで "hole accumulation device (HAD)" と名付けられたpinned photodiodeを始めとする固体撮像素子の分野での独創的な研究であった。

1983年に初めて一般市場で発売されたCCDビデオ・カメラ CCD-G5 は1981年に開発・試作された萩原の発明に基づくものであった。<sup>[3]</sup>



Proc. of the International Conference on Electrical, Computer and Energy Technologies (ICECET)  
9-10 December 2021, Cape Town-South Africa

# Invention and Historical Development Efforts of Pinned Buried Photodiode



Yoshiaki Hagiwara  
AIPLAB  
Artificial Intelligent Partner System (AIPS)  
Atsugi-city, Japan  
hagiwara-yoshiaki@aiplab.com




Fig. 5 The N+N-P+NP-N triple junction Pinned Photodiode which is a reproduction of a figure drawn in Japanese patent application JPA1975-127646.

Fig. 6 The N+N-P+N double junction Pinned Photodiode which is a reproduction of a figure drawn in Japanese patent application JPA1975-127647.

1975年の特許出願は日本語で記載されたものである。IEEEの国際学会などの、英語圏の学会ではまったくその発明の内容を紹介していなかった。2021年12月になり、初めて、英語圏の学会で詳細に、「残像のないVOD付きのPinned Photodiodeの発明者は萩原だ」と説明した。

*Proc. of the International Conference on Electrical, Computer and Energy Technologies (ICECET)  
9-10 December 2021, Cape Town-South Africa*

# Pinned Buried PIN Photodiode Type Solar Cell



Yoshiaki Hagiwara

AIPLAB

Artificial Intelligent Partner System (AIP)

Atsugi-city, Japan

hagiwara-yoshiaki@aiplab.com



- (1) 超短波長光感度特性を持ち
- (2) Anti-blooming機能を持ち
- (3) 電子シャッター機能を持ち
- (4) Global Shutter機能を持ち
- (5) かつ残像のない特性をつ、
- (6) 受光表面がピン留めされた Pinned Photodiodeを1975年にもとSonyの萩原は発明した。

この受光構造を超光感度の新型太陽電池として開発し将来の日本の半導体電子デバイス産業の、「日本の産業のコメ」として育て、発展されて日本のエネルギー対策に貢献したいです。



*Classic MOS image sensor had Large Clock Noise, CkT Noise and Image Lag*

$$C_s \ll C_{out}$$

$$V_{out} = \frac{C_s}{C_{out}} V_s$$

$$V_{out} \sim CkT \ll V_s$$

Large CkT Noise








Image Lag

Large CkT Noise




*Source Follower Type Linear Amplifier was too large to place in each picture cell area.*

Floating Surface N+P Single Junction Photodiode with RC delay time




$$I_{ds}(t) = I_0 (V_s - V_{ch})^2$$


$$Q_{sig}(t) = Q_0 \exp(-t/\tau)$$



1T1C型 N+P Photodiode with Image Lag




1T1C型 N+P Photodiode with Image Lag







## Dynamic N+P junction Photodiode 1966



## Static PNP Photo Transistor John Northrup Shive 1950



## Dynamic PNP Photo Transistor Yoshiaki Hagiwara 1975



電気容量(C)に電荷(Q)を蓄積・保存する事によりメモリ機能を持つが、書き込みと読み出しの為に必要な、アクセス時間・遅延時間 (RC)が生じる。

Dynamic N+P junction Photodiode

Static PNP junction Photo Transistor (Shive 1950)

Dynamic PNP junction Photo Transistor (Hagiwara 1975)

Dynamic PNP junction Photo Thyristor (Hagiwara 1975)

機能	N+P 接合	PNP接合	PNP接合	PNPN接合
光電流量	少ない (電荷出力)	多い (電流出力)	少ない (電荷出力)	少ない (電荷出力)
応答速度	速い (大きな信号電流)	遅い (大きな信号電流)	速い (小さな信号電荷量)	速い (小さな信号電荷量)
直線性	良い	悪い	良い	良い
温度変化に対する出力変化	小さい	大きい	小さい	小さい
電子シャッター機能	なし (残像あり)	なし (残像あり)	あり (残像なし)	あり (残像なし)

JPA1975\_127646\_裏面照射型\_Global\_Shutter機能つき\_Pinned\_Photodiode  
萩原の1975年3月5日の発明が44年後の2019年3月になり実現しました。

<https://www.sony.com/ja/SonyInfo/News/Press/201903/19-023/>

SONY

ホーム

事業・製品

ソニーグループについて

テクノロジー

人材

サステナビリティ

デザイン

投資家情報

お問い合わせ

採用情報

🔍

ホーム > ソニーグループについて > ニュースリリース > 2019 > 独自の裏面照射型画素構造グローバルシャッター機能搭載の積層型CMOSイメージセンサー技術を開発

ニュースリリース

English | コンテンツメニュー ☰

## 萩原の1975年の発明が44年後の2019年になり実現した。

ソニー独自の裏面照射型画素構造のグローバルシャッター機能を搭載し、  
高い撮像性能と小型化の両立を実現した積層型CMOSイメージセンサー技術を開発

### スマート化が進む産業機器の生産性向上に貢献

ソニー株式会社

ソニーセミコンダクタソリューションズ株式会社



JPA1975\_127646\_裏面照射型\_Global\_Shutter機能つき\_Pinned\_Photodiode  
萩原の1975年3月5日の発明が44年後の2019年3月になり実現しました。

International Journal of Systems Science and Applied Mathematics

2021; 6(2): 55-76

<http://www.sciencepublishinggroup.com/ijssam>

doi: 10.11648/j.ijssam.20210602.13

ISSN: 2575-5838 (Print); ISSN: 2575-5803 (Online)




SciencePG


Science Publishing Group

## Electrostatic and Dynamic Analysis of P+PNP Double Junction Type and P+PNPN Triple Junction Type Pinned Photodiodes

IJSSAM2021の6月ジャーナル論文の中で、萩原は1975年に出願した日本国出願特許 JPA1975-127647を詳細に英語で初めて紹介した。このJPA1975-127647特許は萩原がCMOS Image Sensorに不可欠なGlobal Shutter機能の発明者であることを示す証拠となる。



the CCD image sensors with the Built in Global Shutter Function



the classical CMOS image sensors with rotary shutter effect

*Figure 23. Undesired Rotary Shutter Effect of Conventional CMOS Image Sensors.*

# JPA1975\_127646\_裏面照射型\_Global\_Shutter機能つき\_Pinned\_Phodiode


2019年9月に仙台で開催の3次元集積回路のIEEEの国際学会（英語圏）で初めて紹介できた。

2019 International 3D Systems Integration Conference (3DIC)

Multichip CMOS Image Sensor Structure  
for Flash Image Acquisition  
by Yoshiaki Hagiwara (AIPS)

チップ断面イメージ図

2019年3月のニュースリリース



新開発のグローバルシャッター機能搭載  
積層型構造




Fig.1: Cross Section of Buried Depletion Pinned Photodiode stacked with two Global Shutter Buffer Memory (GSBM) and CTG stages in two chip configuration for synchronizing data transfer to the receiving ADC and Cache SRAM chips.

JPA1975-127646




Fig. 8: The P+PNPN junction type Pinned Photodiode<sup>®</sup> with Global Shutter MOS Buffer Memory (GSBM) and the NPN junction type vertical charge transfer gating (CTG)

2019年9月の仙台での国際学会での論文発表



1980年の特許にもIEDM1982の論文にもLocos Isolationの記載は皆無である。いつの間にかこの論文にはLocos Isolationが受光部に採用されている。

2014年12月1日(月)

映像情報メディア学会技術報告


ITE Technical Report Vol.38, No.47  
IST2014-52(Dec.2014)

## (Invited) Effect and Limitation of Pinned Photodiode


Nobukazu Teranishi<sup>1,2</sup>

**Abstract** The pinned photodiode (PPD) is the primary technology for image sensors and used in almost all CCD image sensors and CMOS image sensors. This paper discusses effect and limitation of PPD, especially dark current and electronic shuttering. Even when PPD is used and silicon surface is neutralized, proposed model explains that GR centers at the silicon surface contribute the dark current. The temperature dependence is an activation type with activation energy,  $E_g$ , not  $E_g/2$ . It is important to reduce GR centers for dark current reduction at PPD also. It is also noted that the vertical overflow drain (VOD) shutter combined with PPD has potential of high speed shuttering with small skew.


(1) NEC (Teranishi)  
Buried Photodiode  
at IEDM1982




(2) Pinned Photodiode with LOCOS Isolation described by Teranishi in 2014



(3) Pinned Photodiode  
Sony(Hagiwara) 1978



(4) Pinned Photodiode explained by  
Semiconductor History Museum





# 38万画素に達した固体撮像素子

# 最低照度5lxの高感度 インターライン型CCD

# 基板に余剰電荷を掃き出し、可変電子シャッターを実現

ソニー 半導体事業本部 CCD 事業部


浜崎 正治  
鈴木 智行  
賀川 能明  
石川 貴久枝  
宮田 克郎

ソニー国分セミコンダクタ CCD 製造部


神戸 秀夫

最も一般的な固体撮像素子であるインターライン型 CCD で、2/3 インチで 38 万と大規模な画素数を持つ素子をソニーが製品化した。画素面積が小さくなることで減少する信号量を確保するため、縦型オーバーフロー・ドレインを採用して開口率を上げ、補色フィルタで光の利用効率を上げた。さらに界面準位からの暗電流を抑えている。この結果、81 dB のダイナミック・レンジが得られた。

JPA1975-127646



JPA1975-127646の図7と同一受光構造である。受光表面はGNDにピン留めされた、P+NPNsub 接合型、すなわち Triple 接合型の Pinned Photodiode.



電子shutterの動作原理の説明図

SONYの1987年発表の電子シャッター機能付き Hole Accumulation Diode (HAD) 受光素子構造



# P+PN-PP+接合型太陽電池の提案



信号電荷は基板側だけでなく受光面側でも掃き出すことができる事を明示している。

1975年の萩原の3件の出願特許は、「萩原が電子シャッターとGlobal シャッターの両方の発明者である」ことの証拠になります。

JPA1975-127646

Oct 23, 1975

Pinned Surface  
N+NP+NP  
Triple 接合型  
受光素子





JPA1975-127646 図7

JPA1975-127647

Oct 23, 1975

Pinned Surface  
N+NP+N  
Double 接合型  
受光素子





JPA1975-127647 図7


JPA1975-134985

Nov 10, 1975

Pinned Surface  
PNP  
Double 接合型  
受光素子



JPA1975-134985 図6



電子shutterの動作原理の説明図

図4

SONYの1987年発表の電子シャッター機能付きHole Accumulation Diode (HAD) 受光素子構造

- [http://www.aiplab.com/JPA\\_1975\\_127646\\_on\\_NPNP\\_type\\_PPD.html](http://www.aiplab.com/JPA_1975_127646_on_NPNP_type_PPD.html)
- [http://www.aiplab.com/JPA\\_1975\\_127647\\_on\\_NPN\\_type\\_PPD.html](http://www.aiplab.com/JPA_1975_127647_on_NPN_type_PPD.html)
- [http://www.aiplab.com/JPA\\_1975\\_134985\\_on\\_PPD\\_with\\_VOD.html](http://www.aiplab.com/JPA_1975_134985_on_PPD_with_VOD.html)
- [http://www.aiplab.com/JPA\\_1977\\_126885\\_on\\_Electric\\_Shutter.html](http://www.aiplab.com/JPA_1977_126885_on_Electric_Shutter.html)
- [http://www.aiplab.com/JPA\\_2020\\_131313\\_on\\_PPD\\_Solar\\_Cell.html](http://www.aiplab.com/JPA_2020_131313_on_PPD_Solar_Cell.html)



Sonyは「1975年に萩原がVOD機能を持つPinned Photodiode (PPD)の発明者だ」と断定した。

SONY

ホーム

事業・製品

ソニーグループについて

テクノロジー

人材

サステナビリティ

デザイン

投資家情報

お問い合わせ 採用情報



2020年6月26日発表

日本語 | [English](#)

## 積層型多機能CMOSイメージセンサーを支える代表的なソニー発明について

1975年の萩原の3件の出願特許は、「萩原が電子シャッターとGlobal シャッターの両方の発明者である」ことの証拠になります。

ソニー株式会社

ソニーセミコンダクタソリューションズ株式会社

### 裏面照射型CMOSイメージセンサーに採用されたPinned Photodiode

ソニーのイメージセンサーの発明の歴史は、古くはCCDの時代までさかのぼる。中でもPinned Photodiodeは、裏面照射型CMOSセンサーの性能向上にも貢献する技術であり、その発明と製品開発の歴史を紐解く。

ソニーは1975年、裏面照射型のN+NP+N接合型とN+NP+NP接合型のPinned Photodiode (PPD) を採用したCCDイメージセンサーを発明した（出願特許1975-127646,1975-127647 萩原 良昭）。同年、その構造をヒントに、VOD（縦型オーバーフロードレイン）機能を持つ、PNP接合型PPDを発明した（特許第1215101号 萩原 良昭）。ソニーはその後、イオン打ち込み技術により濃いP+のチャンネルストップ領域をその受光部近傍に形成したPNP接合型のPPD技術を採用したフレームトランスファー型CCDイメージセンサーの原理試作に世界で初めて成功し、1978年のSSDM1978の学会で論文を発表した（Y. Hagiwara, M. Abe, and C. Okada, "A 380H x 488V CCD imager with narrow channel transfer gates", Proc. The 10th Conference on Solid State Devices, Tokyo, (1978)）。

1980年にはソニーはこのPNP接合型PPD を採用したワンチップのフレームトランスファーCCDイメージセンサーを使ったカメラ一体型VTRの試作に成功し、東京では当時社長の岩間が、ニューヨークでは会長の盛田が同日記者会見をして世界を驚かせた。1987年にはソニーは、VOD（縦型オーバーフロードレイン）機能を持つ「イオン打ち込み技術により濃いP+のチャンネルストップ領域をその受光部近傍に形成したPPD」をインターライン転送型CCDイメージセンサーに世界で初めて採用した8ミリビデオのカムコーダーの開発に成功しビデオカメラの市場を開拓した。

このような長い歴史を経て育まれてきたPPDの技術が今も裏面照射型CMOSイメージセンサーに採用されている。



# 半導体産業人協会の日本半導体歴史館は「萩原が1975年にPinned Photodiodeを提案した」と断定している。 [イメージセンサ用フォトダイオードの改良（ソニー、日立、nec、東芝）\(shmj.or.jp\)](http://www.shmj.or.jp)

<http://www.shmj.or.jp/museum2010/exhibi1005.html>

半導体イメージセンサでは受光素子にフォトダイオードが用いられる。1987年、ソニーは現在ピン留めフォトダイオード(Pinned Photodiode)と呼ばれている受光素子(ソニーはこのフォトダイオードをHAD: Hole Accumulation Diodeと呼んだ)を用いた2/3インチ38万画素IT(Interline Transfer)-CCDイメージセンサを搭載した、8ミリVTR一体型ビデオカメラ「CCD-V90」を発表した<sup>[1]</sup>。

ピン留めフォトダイオードは図1に示すように、N層全体をP層で覆い、受光面のP層を高濃度P<sup>+</sup>にしたフォトダイオードである。この構造では、受光面のP<sup>+</sup>表面が基板電位にピン留めされるため、1984年にKodakによってピン留めフォトダイオードと命名された。高感度受光、広いダイナミックレンジに加えて、残像の発生もなく、受光表面のGRセンターの影響低下による暗電流・白傷の大幅低減などの特長があり、イメージセンサ用フォトダイオードとして極めて優れた性能を有する。

1975年、ソニーからPNPトランジスタを受光素子とする提案がなされた<sup>[3]</sup>。受光部をP<sup>+</sup>層(エミッタ)にすることにより従来のフォトダイオードのように表面電位を制御するセンサー電極で受光面全面を覆う必要をなくし、受光感度を大幅に向上させることを目的とした。受光部表面をP<sup>+</sup>層にするピン留めフォトダイオードの基本となる提案であった。

## Pinned Photodiode

続いてフォトダイオードの受光面P<sup>+</sup>層を基板電位にする提案が日立とソニーからなされた。日立からは1977年、表面高濃度P<sup>+</sup>層をP型基板(ウエル)に接続し基板と同じ電位にピン留めすることで電荷蓄積容量を増加し、フォトダイオードのダイナミックレンジを広げる構造が提示された<sup>[4]</sup>。またソニーは1978年、同じ構造のフォトダイオードを用いたFT(Frame Transfer)-CCDイメージセンサを発表した<sup>[5]</sup>。それを発展させた2/3インチ型28万画素FT-CCDイメージセンサを用いた、

## 【参考文献】

【1】 浜崎正治、鈴木智行、賀川能明、石川貴久枝、宮田克郎、神戸秀夫、“可変速電子シャタ付IT-CCD撮像素子”、テレビジョン学会技術報告、vol. 12, no. 12, pp. 31-36, (1988)


【2】 池田勝己、関根弘一、金子武彦、山田哲生、郡戸久美男、“1/3インチ36万画素IT-CCDセンサー”、テレビジョン学会技術報告、vol. 15, no. 16, pp. 31-36, (1991)

【3】 萩原良昭、“固体撮像装置”、特許公報 昭58-46905 (1975年11月10日出願) **JPA1975-134985**

【4】 小池紀雄、竹本一八男、“固体撮像装置”特許公報 昭62-20750 (1977年1月10日出願)

【5】 Y. Hagiwara, M. Abe, and C. Okada, “A 380H x 488V CCD imager with narrow channel transfer gates”, Proc. The 10th Conference on Solid State Devices, Tokyo, (1978): Japanese Journal of Applied Physics, vol. 18, Supplements 18-1, pp. 335-340, (1979)

【6】 梶野功、島田勝、中田康雄、平田芳美、萩原良昭、“ナローチャネルCCD単板カメラ”、テレビジョン学会技術報告、vol. 5, no. 29, pp. 32-36, (1981)





# 半導体産業人協会日本半導体歴史館は「萩原が Pinned Photodiodeの基本提案者」と断定している。

[イメージセンサ用フォトダイオードの改良（ソニー、日立、nec、東芝）\(shmj.or.jp\)](http://www.shmj.or.jp)

<http://www.shmj.or.jp/museum2010/exhibi1005.html>

半導体イメージセンサでは受光素子にフォトダイオードが用いられる。1987年、ソニーは現在ピン留めフォトダイオード(Pinned Photodiode)と呼ばれている受光素子(ソニーはこのフォトダイオードをHAD : Hole Accumulation Diodeと呼んだ)を用いた2/3インチ38万画素IT(Interline Transfer)-CCDイメージセンサを搭載した、8ミリVTR一体型ビデオカメラ「CCD-V90」を発表した【1】。

ピン留めフォトダイオードは図1に示すように、N層全体をP層で覆い、受光面のP層を高濃度P<sup>+</sup>にしたフォトダイオードである。この構造では、受光面のP<sup>+</sup>表面が基板電位にピン留めされるため、1984年にKodakによってピン留めフォトダイオードと命名された。高感度受光、広いダイナミックレンジに加えて、残像の発生もなく、受光表面のGRセンターの影響低下による暗電流・白傷の大幅低減などの特長があり、イメージセンサ用フォトダイオードとして極めて優れた性能を有する。

1975年、ソニーからPNPトランジスタを受光素子とする提案がなされた【3】。受光部をP<sup>+</sup>層(エミッタ)にすることにより従来のフォトダイオードのように表面電位を制御するセンサー電極で受光面全面を覆う必要をなくし、受光感度を大幅に向上させることを目的とした。受光部表面をP<sup>+</sup>層にするピン留めフォトダイオードの基本となる提案であった。

続いてフォトダイオードの受光面P<sup>+</sup>層を基板電位にする提案が日立とソニーからなされた。日立からは1977年、表面高濃度P<sup>+</sup>層をP型基板(ウエル)に接続し基板と同じ電位にピン留めすることで電荷蓄積容量を増加し、フォトダイオードのダイナミックレンジを広げる構造が提示された【4】。またソニーは1978年、同じ構造のフォトダイオードを用いたFT(Frame Transfer)-CCDイメージセンサを発表した【5】。それを発展させた2/3インチ型28万画素FT-CCDイメージセンサを用いた

## 【参考文献】

【1】 浜崎正治、鈴木智行、賀川能明、石川貴久枝、宮田克郎、神戸秀夫、“可変速電子シャッタ付IT-CCD撮像素子”、テレビジョン学会技術報告、vol. 12, no. 12, pp. 31-36, (1988)

【2】 池田勝己、関根弘一、金子武彦、山田哲生、郡戸久美男、“1/3インチ36万画素IT-CCDセンサー”、テレビジョン学会技術報告、vol. 15, no. 16, pp. 31-36, (1991)

【3】 萩原良昭、“固体撮像装置”、特許公報 昭58-46905 (1975年11月10日出願)



【4】 小池紀雄、竹本一八男、“固体撮像装置”特許公報 昭62-20750 (1977年1月10日出願)

【5】 Y. Hagiwara, M. Abe, and C. Okada, “A 380H x 488V CCD imager with narrow channel transfer gates”, Proc. The 10th Conference on Solid State Devices, Tokyo, (1978): Japanese Journal of Applied Physics, vol. 18, Supplements 18-1, pp. 335-340, (1979)

【6】 梶野功、島田勝、中田康雄、平田芳美、萩原良昭、“ナローチャンネルCCD単板カメラ”、テレビジョン学会技術報告、vol. 5, no. 29, pp. 32-36, (1981)

**Excellent Blue Light Sensitivity and No Image Lag with Adjacent P+ Channel Stops**

Sony SSDM1978 Paper by Hagiwara





# 半導体産業人協会日本半導体歴史館は「萩原が Pinned Photodiodeの基本提案者」と断定している。 イメージセンサ用フォトダイオードの改良（ソニー、日立、nec、東芝）(shmj.or.jp)

<http://www.shmj.or.jp/museum2010/exhibi1005.html>

半導体イメージセンサでは受光素子にフォトダイオードが用いられる。1987年、ソニーは現在ピン留めフォトダイオード(Pinned Photodiode)と呼ばれている受光素子(ソニーはこのフォトダイオードをHAD: Hole Accumulation Diodeと呼んだ)を用いた2/3インチ38万画素IT(Interline Transfer)-CCDイメージセンサを搭載した、8ミリVTR一体型ビデオカメラ「CCD-V90」を発表した【1】。


ピン留めフォトダイオードは図1に示すように、N層全体をP層で覆い、受光面のP層を高濃度P<sup>+</sup>にしたフォトダイオードである。この構造では、受光面のP<sup>+</sup>表面が基板電位にピン留めされるため、1984年にKodakによってピン留めフォトダイオードと命名された。高感度受光、広いダイナミックレンジに加えて、残像の発生もなく、受光表面のGRセンターの影響低下による暗電流・白傷の大幅低減などの特長があり、イメージセンサ用フォトダイオードとして極めて優れた性能を有する。

1975年、ソニーからPNPトランジスタを受光素子とする提案がなされた【3】。受光部をP<sup>+</sup>層(エミッタ)にすることにより従来のフォトダイオードのように表面電位を制御するセンサー電極で受光面全面を覆う必要をなくし、受光感度を大幅に向上させることを目的とした。受光部表面をP<sup>+</sup>層にするピン留めフォトダイオードの基本となる提案であった。

続いてフォトダイオードの受光面P<sup>+</sup>層を基板電位にする提案が日立とソニーからなされた。日立からは1977年、表面高濃度P<sup>+</sup>層をP型基板(ウエル)に接続し基板と同じ電位にピン留めすることで電荷蓄積容量を増加し、フォトダイオードのダイナミックレンジを広げる構造が提示された【4】。またソニーは1978年、同じ構造のフォトダイオードを用いたFT(Frame Transfer)-CCDイメージセンサを発表した【5】。それを発展させた2/3インチ型28万画素FT-CCDイメージセンサを用いた、

## 【参考文献】

- 【1】 浜崎正治、鈴木智行、賀川能明、石川貴久枝、宮田克郎、神戸秀夫、“可変速電子シャッタ付IT-CCD撮像素子”、テレビジョン学会技術報告、vol. 12, no. 12, pp. 31-36, (1988)
- 【2】 池田勝己、関根弘一、金子武彦、山田哲生、郡戸久美男、“1/3インチ36万画素IT-CCDセンサー”、テレビジョン学会技術報告、vol. 15, no. 16, pp. 31-36, (1991)
- 【3】 萩原良昭、“固体撮像装置”、特許公報 昭58-46905 (1975年11月10日出願)
- 【4】 小池紀雄、竹本一八男、“固体撮像装置”特許公報 昭62-20750 (1977年1月10日出願)
- 【5】 Y. Hagiwara, M. Abe, and C. Okada, “A 380H x 488V CCD imager with narrow channel transfer gates”, Proc. The 10th Conference on Solid State Devices, Tokyo, (1978): Japanese Journal of Applied Physics, vol. 18, Supplements 18-1, pp. 335-340, (1979)
- 【6】 梶野功、島田勝、中田康雄、平田芳美、萩原良昭、“ナローチャネルCCD単板カラーカメラ”、テレビジョン学会技術報告、vol. 5, no. 29, pp. 32-36, (1981)





# 半導体産業人協会日本半導体歴史館は「萩原が Pinned Photodiodeの基本提案者」と断定している。 イメージセンサ用フォトダイオードの改良（ソニー、日立、nec、東芝）(shmj.or.jp)

<http://www.shmj.or.jp/museum2010/exhibi1005.html>

半導体イメージセンサでは受光素子にフォトダイオードが用いられる。1987年、ソニーは現在ピン留めフォトダイオード(Pinned Photodiode)と呼ばれている受光素子(ソニーはこのフォトダイオードをHAD: Hole Accumulation Diodeと呼んだ)を用いた2/3インチ38万画素IT(Interline Transfer)-CCDイメージセンサを搭載した、8ミリVTR一体型ビデオカメラ「CCD-V90」を発表した【1】。

ピン留めフォトダイオードは図1に示すように、N層全体をP層で覆い、受光面のP層を高濃度P<sup>+</sup>にしたフォトダイオードである。この構造では、受光面のP<sup>+</sup>表面が基板電位にピン留めされるため、1984年にKodakによってピン留めフォトダイオードと命名された。高感度受光、広いダイナミックレンジに加えて、残像の発生もなく、受光表面のGRセンターの影響低下による暗電流・白傷の大幅低減などの特長があり、イメージセンサ用フォトダイオードとして極めて優れた性能を有する。

1975年、ソニーからPNPトランジスタを受光素子とする提案がなされた【3】。受光部をP<sup>+</sup>層(エミッタ)にすることにより従来のフォトダイオードのように表面電位を制御するセンサー電極で受光面全面を覆う必要をなくし、受光感度を大幅に向上させることを目的とした。受光部表面をP<sup>+</sup>層にするピン留めフォトダイオードの基本となる提案であった。


続いてフォトダイオードの受光面P<sup>+</sup>層を基板電位にする提案が日立とソニーからなされた。日立からは1977年、表面高濃度P<sup>+</sup>層をP型基板(ウェル)に接続し基板と同じ電位にピン留めすることで電荷蓄積容量を増加し、フォトダイオードのダイナミックレンジを広げる構造が提示された【4】。またソニーは1978年、同じ構造のフォトダイオードを用いたFT(Frame Transfer)-CCDイメージセンサを発表した【5】。それを発展させた2/3インチ型28万画素FT-CCDイメージセンサを用いた、

## 【参考文献】


- 【1】 浜崎正治、鈴木智行、賀川能明、石川貴久枝、宮田克郎、神戸秀夫、“可変速電子シャッタ付IT-CCD撮像素子”、テレビジョン学会技術報告、vol. 12, no. 12, pp. 31-36, (1988)
- 【2】 池田勝己、関根弘一、金子武彦、山田哲生、郡戸久美男、“1/3インチ36万画素IT-CCDセンサー”、テレビジョン学会技術報告、vol. 15, no. 16, pp. 31-36, (1991)
- 【3】 萩原良昭、“固体撮像装置”、特許公報 昭58-46905 (1975年11月10日出願)
- 【4】 小池紀雄、竹本一八男、“固体撮像装置”特許公報 昭62-20750 (1977年1月10日出願)
- 【5】 Y. Hagiwara, M. Abe, and C. Okada, “A 380H x 488V CCD imager with narrow channel transfer gates”, Proc. The 10th Conference on Solid State Devices, Tokyo, (1978): Japanese Journal of Applied Physics, vol. 18, Supplements 18-1, pp. 335-340, (1979)
- 【6】 梶野功、島田勝、中田康雄、平田芳美、萩原良昭、“ナローチャネルCCD単板カメラ”、テレビジョン学会技術報告、vol. 5, no. 29, pp. 32-36, (1981)

## Excellent Blue Light Sensitivity and No Image Lag with Adjacent P+ Channel Stops

Sony SSDM1978 Paper by Hagiwara



Pinned Photodiode explained by Semiconductor History Museum





Sonyは「1975年に萩原がVOD機能を持つPinned Photodiode (PPD)の発明者だ」と断定した。

SONY

ホーム

事業・製品

ソニーグループについて

テクノロジー

人材

サステナビリティ

デザイン

投資家情報

お問い合わせ 採用情報



2020年6月26日発表

日本語 | [English](#)

## 積層型多機能CMOSイメージセンサーを支える代表的なソニー発明について

1975年の萩原の3件の出願特許は、「萩原が電子シャッターとGlobal シャッターの両方の発明者である」ことの証拠になります。

ソニー株式会社

ソニーセミコンダクタソリューションズ株式会社

### 裏面照射型CMOSイメージセンサーに採用されたPinned Photodiode

ソニーのイメージセンサーの発明の歴史は、古くはCCDの時代までさかのぼる。中でもPinned Photodiodeは、裏面照射型CMOSセンサーの性能向上にも貢献する技術であり、その発明と製品開発の歴史を紐解く。

ソニーは1975年、裏面照射型のN+NP+N接合型とN+NP+NP接合型のPinned Photodiode (PPD) を採用したCCDイメージセンサーを発明した（出願特許1975-127646,1975-127647 萩原 良昭）。同年、その構造をヒントに、VOD（縦型オーバーフロードレイン）機能を持つ、PNP接合型PPDを発明した（特許第1215101号 萩原 良昭）。ソニーはその後、イオン打ち込み技術により濃いP+のチャンネルストップ領域をその受光部近傍に形成したPNP接合型のPPD技術を採用したフレームトランスファー型CCDイメージセンサーの原理試作に世界で初めて成功し、1978年のSSDM1978の学会で論文を発表した（Y. Hagiwara, M. Abe, and C. Okada, "A 380H x 488V CCD imager with narrow channel transfer gates", Proc. The 10th Conference on Solid State Devices, Tokyo, (1978)）。

1980年にはソニーはこのPNP接合型PPD を採用したワンチップのフレームトランスファーCCDイメージセンサーを使ったカメラ一体型VTRの試作に成功し、東京では当時社長の岩間が、ニューヨークでは会長の盛田が同日記者会見をして世界を驚かせた。1987年にはソニーは、VOD（縦型オーバーフロードレイン）機能を持つ「イオン打ち込み技術により濃いP+のチャンネルストップ領域をその受光部近傍に形成したPPD」をインターライン転送型CCDイメージセンサーに世界で初めて採用した8ミリビデオのカムコーダーの開発に成功しビデオカメラの市場を開拓した。

このような長い歴史を経て育まれてきたPPDの技術が今も裏面照射型CMOSイメージセンサーに採用されている。



1980年の特許にもIEDM1982の論文にもLocos Isolationの記載は皆無である。いつの間にかこの論文にはLocos Isolationが受光部に採用されている。

2014年12月1日(月)

映像情報メディア学会技術報告


ITE Technical Report Vol.38, No.47  
IST2014-52(Dec.2014)

## (Invited) Effect and Limitation of Pinned Photodiode


Nobukazu Teranishi<sup>1,2</sup>

**Abstract** The pinned photodiode (PPD) is the primary technology for image sensors and used in almost all CCD image sensors and CMOS image sensors. This paper discusses effect and limitation of PPD, especially dark current and electronic shuttering. Even when PPD is used and silicon surface is neutralized, proposed model explains that GR centers at the silicon surface contribute the dark current. The temperature dependence is an activation type with activation energy,  $E_g$ , not  $E_g/2$ . It is important to reduce GR centers for dark current reduction at PPD also. It is also noted that the vertical overflow drain (VOD) shutter combined with PPD has potential of high speed shuttering with small skew.

(1) NEC (Teranishi)  
Buried Photodiode  
at IEDM1982




(2) Pinned Photodiode with LOCOS Isolation described by Teranishi in 2014




Practical and Actual Pinned Photodiode does not use LOCOS isolation, but with the adjacent P+ channel stops formed by Deep High Energy Implantation with Lamp Anneal technology developed by Kazuo Nishiyama at Sony in 1978

(3) Pinned Photodiode  
Sony(Hagiwara) 1978




(4) Pinned Photodiode explained by  
Semiconductor History Museum





Proc. of the International Conference on Electrical, Computer and Energy Technologies (ICECET)  
9-10 December 2021, Cape Town-South Africa

# Invention and Historical Development Efforts of Pinned Buried Photodiode



Yoshiaki Hagiwara  
AIPLAB  
Artificial Intelligent Partner System (AIPS)  
Atsugi-city, Japan  
hagiwara-yoshiaki@aiplab.com




Fig. 6 The N+N-P+N double junction Pinned Photodiode which is a reproduction of a figure drawn in Japanese patent application JPA1975-127647.

Fig. 5 The N+N-P+NP-N triple junction Pinned Photodiode which is a reproduction of a figure drawn in Japanese patent application JPA1975-127646.

1975年の特許出願は日本語で記載されたものである。IEEEの国際学会などの、英語圏の学会ではまったくその発明の内容を紹介していなかった。2021年12月になり、初めて、英語圏の学会で詳細に、「残像のないVOD付きのPinned Photodiodeの発明者は萩原だ」と説明した。



*Proc. of the International Conference on Electrical, Computer and Energy Technologies (ICECET)  
9-10 December 2021, Cape Town-South Africa*

# Pinned Buried PIN Photodiode Type Solar Cell



Yoshiaki Hagiwara

AIPLAB

Artificial Intelligent Partner System (AIP)

Atsugi-city, Japan

hagiwara-yoshiaki@aiplab.com



- (1) 超短波長光感度特性を持ち
- (2) Anti-blooming機能を持ち
- (3) 電子シャッター機能を持ち
- (4) Global Shutter機能を持ち
- (5) かつ残像のない特性をつ、
- (6) 受光表面がピン留めされた Pinned Photodiodeを1975年にもとSonyの萩原は発明した。

この受光構造を超光感度の新型太陽電池として開発し将来の日本の半導体電子デバイス産業の、「日本の産業のコメ」として育て、発展されて日本のエネルギー対策に貢献したいです。

Wikipedia は「萩原が Pinned Photodiodeの発明者だ」と知られていると記載している。



YoshiakiHagiwara19480704 会話 下書き 個人設定 ベータ版 ウォッチリスト 投稿記録 ログアウト



ウィキペディア  
フリー百科事典

メインページ  
コミュニティ・ポータル  
最近の出来事  
新しいページ  
最近の更新  
おまかせ表示  
練習用ページ  
アップロード (ウィキメディア・コモンズ)

ヘルプ

ヘルプ

井戸端

お知らせ

バグの報告

寄付

ウィキペディアに関するお問い合わせ

ページ ノート

閲覧 編集 履歴表示 ☆ Wikipedia内を検索

## 萩原良昭


出典: フリー百科事典『ウィキペディア (Wikipedia)』

**萩原 良昭**（はぎわら よしあき、1948年7月4日 - ）は、日本の科学者、エンジニア、工学者、ならびに発明家。

主にソニー株式会社においてイメージセンサ（撮像デバイス）の研究を行い、デジタルカメラの撮像デバイスの主流となっている埋込フォトダイオード(英: Pinned Photodiode)<sup>[1]</sup>を発明したことで知られる。

目次 [非表示]

- 人物・来歴
- 学会・業界活動
- 著作物
- 脚注・参照
- 外部リンク



<FCX016> 570H x 498V One-Chip FT CCD Color Imager, 1978

### 人物・来歴 [編集]

1971年にカリフォルニア工科大学で電子工学と物理学の学位を取得、1972年に修士号、1975年に博士号(Pf.D.)をCarver Meadの指導の下取得。<sup>[2]</sup> 1974年の結婚を機に萩原姓となる。

- 1975年3月5日に Double 接合型受光素子を発明し SONY（株）社内の知財へ萩原は公式に出願した。
- 1975年10月23日には萩原は2件の特許、JPA1975-127646とJPA1975-127647を出願する。
- 1975年11月10日には受光表面がピン留めされた、in-pixel VOD機能付きのPNP 接合型の受光素子を萩原は特許出願（JPA1975-134985）した。



題目： 人工知能ロボットを支える、超光感度の賢い電子の目を太陽電池に応用する

<https://ja.wikipedia.org/wiki/萩原良昭>



ウィキペディア  
フリー百科事典

YoshiakiHagiwara19480704 4 3 [会話](#) [下書き](#) [個人設定](#) [ベータ版](#) [ウォッチリスト](#) [投稿記録](#) [ログアウト](#)

ページ [ノート](#) [閲覧](#) [編集](#) [履歴表示](#) [☆](#)

## 萩原良昭

出典：フリー百科事典『ウィキペディア（Wikipedia）』

**萩原 良昭**（はぎわら よしあき、1948年7月4日 - ）は、日本の科学者、エンジニア、工学者、ならびに発明家。主にソニー株式会社においてイメージセンサ（撮像デバイス）の研究を行い、デジタルカメラの撮像デバイスの主流となっている埋込フォトダイオード(英: Pinned Photodiode)<sup>[1]</sup>を発明したことで知られる。

- (1) 超短波長光感度特性を持ち
- (2) Anti-blooming機能を持ち
- (3) 電子シャッター機能を持ち
- (4) Global Shutter機能をち
- (5) かつ残像のない特性をつ、
- (6) 受光表面がピン留めされた Pinned Photodiodeを1975年にもとSonyの萩原は発明した。
- (7) その受光構造を超光感度の新型太陽電池として開発し将来の日本の半導体電子デバイス産業の、「日本の産業のコメ」として育て、発展されて日本のエネルギー対策に貢献したいです。

### 人物・来歴 [編集]

1971年にカリフォルニア工科大学で電子工学と物理学の学位を取得、1972年に修士号、1975年に博士号(Pf.D.)をCarver Meadの指導の下取得。<sup>[2]</sup> 1974年の結婚を機に萩原姓となる。

2001年にはIEEEのフェローに、また2004年にはソニー・フェローに任命される。その主たる業績は1975年の、ソニーで "hole accumulation device (HAD)" と名付けられたpinned photodiodeを始めとする固体撮像素子の分野での独創的な研究であった。

1983年に初めて一般市場で発売されたCCDビデオ・カメラ CCD-G5 は1981年に開発・試作された萩原の発明に基づくものであった。<sup>[3]</sup>



お知らせ  
バグの報告  
寄付  
ウィキペディアに関するお問い合わせ

ツール  
リンク元  
関連ページの更新状況  
ファイルをアップロード  
特別ページ  
この版への固定リンク  
ページ情報  
このページを引用  
ウィキデータ項目  
短縮URL

印刷/書き出し  
ブックの新規作成  
PDF形式でダウンロード  
印刷用バージョン  
他言語版  
リンクを追加

## 人物・来歴 [編集]

1971年にカリフォルニア工科大学で電子工学と物理学の学位を取得、1972年に修士号、1975年に博士号(Pf.D.)をCarver Meadの指導の下取得。<sup>[2]</sup> 1974年の結婚を機に萩原姓となる。

2001年にはIEEEのフェローに、また2004年にはソニー・フェローに任命される。その主たる業績は1975年の、ソニーで "hole accumulation device (HAD)" と名付けられたpinned photodiodeを始めとする**固体撮像素子**の分野での独創的な研究であった。

1983年に初めて一般市場で発売されたCCDビデオ・カメラ CCD-G5 は1981年に開発・試作された萩原の発明に基づくものであった。<sup>[3]</sup>

## 脚注・参照 [編集]

- ↑ 「埋め込みフォトダイオード」とも。電子情報通信学会知識ベース | 4編 画像入力とカメラ 1-3 CCD (執筆) 山田哲生 (パナソニック)
- ↑ *The Big T* . California Institute of Technology. (1971). p. 94
- ↑ Hagiwara, Yoshiaki (2001). "Microelectronics for Home Entertainment" . *The Computer Engineering Handbook*. CRC Press. p. 41-6. ISBN 978-0-8493-0885-7

JPA1976-65707 (Patent No. 7596795, filed on June 9, 1975, Netherland)  
on Buried Photodiode with Floating Empty Potential Well.

[http://www.aiplab.com/JPA\\_1975\\_134985\\_on\\_PPD\\_with\\_VOD.html](http://www.aiplab.com/JPA_1975_134985_on_PPD_with_VOD.html)

Y. Hagiwara, Motoaki Abe and Chikara Okada, "A 380H X 488V CCD Imager with Narrow Channel Transfer Gates", Proceeding of the 10th Conference on Solid State Devices, Tokyo 1978.

<https://electronics.stackexchange.com/questions/83018/difference-between-buried-photodiode-and-pinned-photodiode>

<https://ieeexplore.ieee.org/document/6742594>

[http://www.aiplab.com/JPA\\_1975\\_127646\\_on\\_NPNP\\_type\\_PPD.html](http://www.aiplab.com/JPA_1975_127646_on_NPNP_type_PPD.html)

[http://www.aiplab.com/JPA\\_1975\\_127647\\_on\\_NPN\\_type\\_PPD.html](http://www.aiplab.com/JPA_1975_127647_on_NPN_type_PPD.html)

[http://www.aiplab.com/JPA\\_1977\\_126885\\_on\\_Electric\\_Shutter.html](http://www.aiplab.com/JPA_1977_126885_on_Electric_Shutter.html)

## 著作物 [編集]

- デジタル回路の世界 単行本



[http://www.koueki.jiii.or.jp/innovation100/innovation\\_detail.php?eid=00059&test=open&age](http://www.koueki.jiii.or.jp/innovation100/innovation_detail.php?eid=00059&test=open&age)

概要 発明協会は「1979年に寺西が Pinned Photodiode を発明した」と断定している。

撮像デバイスの研究開発は、19世紀後期のテレビジョン研究がスタートである。機械式、撮像管、固体撮像素子（以下「イメージセンサー」と呼ぶ）と発展し、社会に大きなインパクトを与えつつ、大きく発展してきた。

真空管の一種である撮像管は、サイズが大きい、割れ物である、消費電力が大きい、画像にゆがみがある、高価である、などの欠点があり、固体化が望まれていた。1960年代半ばにイメージセンサーの開発がスタートした。そのときは、MOS (Metal Oxide Semiconductor) 型が中心であった。

1970年にBoyleとSmith（当時Bell研究所）がCCD (Charge-Coupled Device、電荷結合素子) を発表した<sup>1</sup>。構造が単純であり、イメージセンサーのような大規模なアレイ構造を製造するのに適していること、矢継ぎ早にCCDに改善が加えられたことから、イメージセンサー開発の中心はCCDになった。1970年後半からは開発の中心は日本に移った。1978年、山田哲生（当時 東芝）は、強い光が入射したときに縦線の偽信号を発生させるブルーミングを抑制する縦型オーバーフローライン構造を発明した<sup>2</sup>。1979年には寺西信一（当時 NEC）が、白傷や暗電流を大幅に低減し、残像や転送ノイズを解消する埋入フォトダイオード (Pinned Photodiode) を発明した<sup>3</sup>。これらの結果、CCDはまずムービーを、引き続きコンパクトデジタルスチルカメラを主な市場として量産されていった。

1990年代になると、CMOSの微細化が進み、4個ほどのトランジスターを画素内に配置することが可能になり、さらには、埋入フォトダイオードをCMOSイメージセンサーに適用することでCCDと同等以上の低ノイズが達成でき、世界の多くの機関で熱心に開発が進められた。2000年に米田智也ら（当時 キヤノン）が、強い光が入射したときに発生するシェーディングを抑制する構造を発明した<sup>4</sup>。2001年に鈴木亮司ら（当時 ソニー）が、裏面照射型に関する発明をした<sup>5</sup>。これらの技術開発によりCMOSイメージセンサーが主役になり、低消費電力という特性のお陰もあり、携帯電話に搭載され、生産量を爆発的に増加させていった。2010年に梅林拓ら（当時 ソニー）が、イメージセンサーに画像処理回路を積層する構造を発明し<sup>6</sup>、高速化と多機能化を飛躍的に押し進めた。

2014年には携帯電話用を中心に約38億個もの生産が行われた。パソコンカメラ、デジタルスチルカメラ、ゲームなどのコンシューマー用途、監視用、車載用、放送用カメラなどの社会インフラとして、さらには医療、科学用などあらゆるところでイメージセンサーが使われるようになった。

イメージセンサー (CCD・CMOS)

概要 イノベーションに至る経緯 発明技術開発の概要 主な受賞歴 参考文献等

参考文献等

1. W. S. Boyle and G. E. Smith 「Charge Coupled Semiconductor Devices」, The Bell System Technical Journal, vol.49 (1970) pp.587-593
2. 山田哲生「固体撮像装置」特開昭54-95116、1978年1月13日出願
3. 寺西信一 外「固体撮像装置」特開57-62557、1980年10月2日出願
4. 米田智也 外「固体撮像装置」特開2001-230400、2000年11月30日出願
5. 鈴木亮司 外「X-Yアドレス型固体撮像素子およびその製造方法」特開2003-31785、2001年7月11日出願
6. 梅林拓 外「半導体装置とその製造方法、及び電子機器」特開2015-65479、2010年1月22日出願

CCD撮像素子 (ICX008)



萩原がSONY現役時代に設計したCCD CHIP

(画像提供：ソニー)

完全に事実誤認では??



[http://www.koueki.jiii.or.jp/innovation100/innovation\\_detail.php?eid=00059&test=open&age](http://www.koueki.jiii.or.jp/innovation100/innovation_detail.php?eid=00059&test=open&age)

概要 **発明協会は「1978年に山田がVODを発明した」と断定している。**

撮像デバイスの研究開発は、19世紀後期のテレビジョン研究がスタートである。機械式、撮像管、固体撮像素子（以下「イメージセンサー」と呼ぶ）と発展し、社会に大きなインパクトを与えつつ、大きく発展してきた。

真空管の一種である撮像管は、サイズが大きい、割れ物である、消費電力が大きい、画像にゆがみがある、高価である、などの欠点があり、固体化が望まれていた。1960年代半ばにイメージセンサーの開発がスタートした。そのときは、MOS (Metal Oxide Semiconductor) 型が中心であった。

1970年にBoyleとSmith（当時Bell研究所）がCCD (Charge-Coupled Device、電荷結合素子) を発表した<sup>1</sup>。構造が単純であり、イメージセンサーのような大規模なアレイ構造を製造するのに適していること、矢継ぎ早にCCDに改善が加えられたことから、イメージセンサー開発の中心はCCDになった。1970年後半からは開発の中心は日本に移った。1978年、山田哲生（当時 東芝）は、強い光が入射したときに縦線の偽信号を発生させるブルーミングを抑制する縦型オーバーロードレイ構造を発明した<sup>2</sup>。1979年には寺西信一（当時 NEC）が、白傷や暗電流を大幅に低減し、残像や転送ノイズを解消する埋込フォトダイオード (Pinned Photodiode) を発明した<sup>3</sup>。これらの結果、CCDはまずムービーを、引き続きコンパクトデジタルスチルカメラを主な市場として量産されていった。

**完全に事実誤認では??**

1990年代になると、CMOSの微細化が進み、4個ほどのトランジスターを画素内に配置することが可能になり、さらには、埋込フォトダイオードをCMOSイメージセンサーに適用することでCCDと同等以上の低ノイズが達成でき、世界の多くの機関で熱心に開発が進められた。2000年に米田智也ら（当時 キヤノン）が、強い光が入射したときに発生するシェーディングを抑制する構造を発明した<sup>4</sup>。2001年に鈴木亮司ら（当時 ソニー）が、裏面照射型に関する発明をした<sup>5</sup>。これらの技術開発によりCMOSイメージセンサーが主役になり、低消費電力という特性のお陰もあり、携帯電話に搭載され、生産量を爆発的に増加させていった。2010年に梅林拓ら（当時 ソニー）が、イメージセンサーに画像処理回路を積層する構造を発明し<sup>6</sup>、高速化と多機能化を飛躍的に押し進めた。

2014年には携帯電話用を中心に約38億個もの生産が行われた。パソコンカメラ、デジタルスチルカメラ、ゲームなどのコンシューマー用途、監視用、車載用、放送用カメラなどの社会インフラとして、さらには医療、科学用などあらゆるところでイメージセンサーが使われるようになった。

イメージセンサー (CCD・CMOS)

概要 イノベーションに至る経緯 発明技術開発の概要 主な受賞歴 参考文献等

参考文献等

1. W. S. Boyle and G. E. Smith 「Charge Coupled Semiconductor Devices」, The Bell System Technical Journal, vol.49 (1970) pp.587-593
2. 山田哲生「固体撮像装置」特開昭54-95116、1978年1月13日出願
3. 寺西信一 外「固体撮像装置」特開57-62557、1980年10月2日出願
4. 米田智也 外「固体撮像装置」特開2001-230400、2000年11月30日出願
5. 鈴木亮司 外「X-Yアドレス型固体撮像素子およびその製造方法」特開2003-31785、2001年7月11日出願
6. 梅林拓 外「半導体装置とその製造方法、及び電子機器」特開2015-65479、2010年1月22日出願

CCD撮像素子 (ICX008)



萩原がSONY現役時代に設計したCCD CHIP

(画像提供：ソニー)





**ELECTRICAL ENGINEERING**

「萩原が Pinned Photodiodeの発明者だ」と断定している。

## Difference between Buried Photodiode and Pinned Photodiode

A pinned PD is by necessity a buried PD, but not all buried PD's are pinned. The first Pinned PD was invented by Hagiwara at Sony and is used in ILT CCD PD's, these same PD's and the principles behind this complete transfer of charge are used in most CMOS imagers built today.

You can get surface state pinning from the dangling Si/SiO<sub>2</sub> bonds providing trapping centers. A buried PD (Photodiode) has a shallow implant that forces the charge carriers away from these surface traps. The Si/SiO<sub>2</sub> surface contributes to increased leakage (dark current) and noise (particularly 1/f noise from trapping/de-trapping). So confusingly a buried PD avoids pinning of the fermi-level at the surface.

I've edited this Answer to acknowledge Hagiwara-san's contribution. It has long been incorrectly attributed to Teranishi and to Fossum (in CMOS image sensors)

**“The first Pinned Photodiode was invented by Hagiwara at Sony.”**

**“It has long been incorrectly attributed to Teranish and to Fossum.”**





**ELECTRICAL ENGINEERING**

「萩原が Pinned Photodiodeの発明者だ」と断定している。

## Difference between Buried Photodiode and Pinned Photodiode

A pinned PD is by necessity a buried PD, but not all buried PD's are pinned. The first Pinned PD was invented by Hagiwara at Sony and is used in ILT CCD PD's, these same PD's and the principles behind this complete transfer of charge are used in most CMOS imagers built today.

You can get surface state pinning from the dangling Si/SiO<sub>2</sub> bonds providing trapping centers. A buried PD (Photodiode) has a shallow implant that forces the charge carriers away from these surface traps. The Si/SiO<sub>2</sub> surface contributes to increased leakage (dark current) and noise (particularly 1/f noise from trapping/de-trapping). So confusingly a buried PD avoids pinning of the fermi-level at the surface.

I've edited this Answer to acknowledge Hagiwara-san's contribution. It has long been incorrectly attributed to Teranishi and to Fossum (in CMOS image sensors)

**“The first Pinned Photodiode was invented by Hagiwara at Sony.”**

**“It has long been incorrectly attributed to Teranish and to Fossum.”**



## Recent Publications on Pinned Photodiode by Hagiwara (AIPS)

+++++

(1) [P2019\\_3DIC2019\\_Paper\\_on\\_3D\\_Pinned\\_Photodiode\\_6\\_pages.pdf](#)

(2) [P2020\\_EDTM2020\\_PaperID\\_3C4\\_by\\_Hagiwara\\_4\\_pages.pdf](#)

[EDTM2020\\_Paper\\_on\\_the\\_P+PN+P\\_Junction\\_Pinned\\_Photodiode\\_and\\_Schottky\\_Barrier\\_Photodiode.html](#)

(3) [P2021\\_IJSSA2021\\_Paper\\_20210616\\_on\\_Electrostatic\\_and\\_Dynamic\\_Analysis\\_of\\_Pinned\\_Photodiodes.pdf](#)

[P2021\\_IJSSA2021\\_Paper\\_20210616\\_on\\_Electrostatic\\_and\\_Dynamic\\_Analysis\\_of\\_Pinned\\_Photodiodes.html](#)


(4) [P2021\\_ICECET2021\\_Paper61.pdf](#)

[P2021\\_ICECET2021\\_Paper61\\_html](#)

(5) [P2021ICECET2021\\_Paper75.pdf](#)

[P2021\\_ICECET2021\\_Paper75\\_html](#)

+++++



$$E = \hbar \omega = hf = hc / \lambda$$
$$E \text{ (eV)} = 1.24 / \lambda \text{ (}\mu\text{m)}$$

For Silicon,  $E_g = 1.10 \text{ eV}$  and  $\lambda = 1.12 \mu\text{m}$

The light energy of the wave length more than  $\lambda = 1.12 \mu\text{m}$  can not be converted to electrical energy in the silicon crystal.

Figure 26. Photo Energy Spectrum of Sun Light and Light Penetration Depth of Silicon Crystal.






Figure 27. Barrier Potential and Barrier Width of P+P Doping Profile.




Figure 28. Barrier Potential and Barrier Width of P+P Single Gaussian Doping Profile.







Figure 29. Barrier Potential and Barrier Width of P+P Double Gaussian Doping Profile


# (9) P+PNPP+接合の double接合型の新型太陽電池の構造とその動作原理





## (9) P+PNPP+接合の double接合型の新型太陽電池の構造とその動作原理


Step 1 Start with a very high resistivity P-- Wafer



(9) P+PNPP+接合の double接合型の新型太陽電池の構造とその動作原理

Step 2 Form the buried N- charge collecting region (MASK01)

**Note that the N- buried region must be completely depleted.**





## (9) P+PNPP+接合の double接合型の新型太陽電池の構造とその動作原理

### Step 3 Form the buried N+ Photo Charge Storage Region (MASK02)

Note that the N- buried region must be completely depleted.




## (9) P+PNPP+接合の double接合型の新型太陽電池の構造とその動作原理

---

Step 4 Etch the silicon wafer with KOH (MASK03)

Note that the N- buried region must be completely depleted.






## (9) P+PNPP+接合の double接合型の新型太陽電池の構造とその動作原理

### Step 5 Form the P surface region


Note that the N- buried region must be completely depleted.



## (9) P+PNPP+接合の double接合型の新型太陽電池の構造とその動作原理

Step 6 Form the P+ heavily doped pinned surface region (MASK04)

Note that the N- buried region must be completely depleted.






## (9) P+PNPP+接合の double接合型の新型太陽電池の構造とその動作原理

### Step 7 Form the surface oxide layer


Note that the N- buried region must be completely depleted.



(9) P+PNPP+接合の double接合型の新型太陽電池の構造とその動作原理

Step 8 Form the P+ heavily doped regions at the wafer edge and the wafer back side.

Note that the N- buried region must be completely depleted.






(9) P+PNPP+接合の double接合型の新型太陽電池の構造とその動作原理

Step 9 Form the contact windows (MASK05)


Note that the N- buried region must be completely depleted.



(9) P+PNPP+接合の double接合型の新型太陽電池の構造とその動作原理

Step 10 Form the metal wirings (MASK06)


Note that the N- buried region must be completely depleted.





(9) P+PNPP+接合の double接合型の新型太陽電池の構造とその動作原理


Note that the N- buried region must be completely depleted.









(A) Pinned-Surface and Buried-Storage PNP Photodiode with Adjacent Channel Stops



(B) Spectral Response with Very High Short-Wave Blue Light Sensitivity



(C) Signal Output with No Light showing Very Low Dark Current Feature



(D) Signal Output with Input Light showing No Image Lag Feature





Figure 16. The Spectral Response and Signal Outputs reported in Hagiwara SSDM1978 Paper [6-7] showing the No Image Lag Feature.

[9] Yoshiaki Hagiwara, Motoaki Abe and Chikara Okada, "A 380H X 488V CCD Imager with Narrow Channel Transfer Gates", Proceeding of the 10th Conference on Solid State Devices, September 1978, Tokyo Japan, Japanese Journal of Applied Physics, Volume 18 Sup 18-1, pp. 335-340 November 1979.




[18] Yoshiaki Hagiwara, "Home Electronics for Entertainments", ESSCIRC2001, Vilach, Atria, September 2001.

Figure 38. Sony Dream Robot AIBO ERS-210 and SDR-3.



Play Station 3 Cell Processor Broadband Engine




[19] Yoshiaki Hagiwara, "SOI Cell Processor and Beyond" ESSCIRC2008, Edinburgh Scotland, U. K. September 2008.

Osamu Takahashi at ISSCC2008

PS3 Cell Processor

Toshiba Spur Engine



Mitsuo Saito at ICD-ARC Panel May 13, 2008

Figure 39. PS3 Cell / B. E. and Toshiba Spurs Engine.



# 128-Bit Multicomparator Chip designed by Caltech Students and fabricated by Intel.

Ref: IEEE Journal of Solid State Circuits, VOL.SC11, No.4, October 1976

Prof. C. A. Mead and Yoshiaki Daimon Hagiwara working on the silicon chip design at Caltech in 1972

800

IEEE JOURNAL OF SOLID STATE CIRCUITS, VOL. 11, NO. 4, OCTOBER 1976

## 128-Bit Multicomparator

CARVER A. MEAD, RICHARD D. PASELEY, MEMBER, IEEE, LEE D. BRITTON, YOSHIAKI T. DAGIMON,  
AND STEWART F. SANDO, JR., MEMBER, IEEE

A 128-bit multicomparator was designed to perform the multibit function on arbitrary logic level signals. Design was facilitated by using three levels of processing to implement, with useful applications. The circuit utilizes a 2-phase non-overlapping clock system with data handling and a unique gate array architecture to accomplish the multibit function. The circuit consists of a pre-fabricated parallel bus with a "data" register and a "key" register with a dual "mask" register handling each case. The bus is divided into two parts. The multicomparator was fabricated using advanced silicon gate metal-insulator-semiconductor (MOS) technology on a 100  $\mu$ m chip containing 3000 devices. With constant-current logic (CTL) input, data rates in excess of 1 MHz have been achieved. The average power dissipation was 228 mW in the 0.5  $\mu$ m gate and 300 mW in the metal mask.







Fig. 1. Block Diagram of Multicomparator.



128-bit Multicomparator chip, designed by Hagiwara in 1972-1973 and fabricated by Intel PMOS process.

## 128-Bit Multicomparator Chip designed by Caltech Students and fabricated by Intel.

Ref: IEEE Journal of Solid State Circuits, VOL.SC11, No.4, October 1976

Dr. Yoshiaki Hagiwara at Sony

Caltech Graduate, 1975



**Yoshiaki Hagiwara** was born in Kyoto, Japan, on July 4, 1948. He received the B.S., M.S., and Ph.D. degrees from the California Institute of Technology, Pasadena, in 1971, 1972, and 1975, respectively.

Since 1967, he has served several research groups in the Institute. He worked as a Data Processor in hydraulics from 1967 to 1969, engaging in the analysis of the pressure distribution of solitary waves, the influence of the geological features of a harbor upon the induced standing-wave amplitude in the harbor, and the diffusion mechanism of polluted objects in moving fluids. From 1969 to 1971, he worked as an Experimentalist in the Material Science Department and studied the switching and other electronic properties of newly developed amorphous alloys from the low temperature of 4 K to room temperature. From 1971 to 1975 he was a Research and Teaching Assistant both in the Electrical Engineering and Physics Departments at the California Institute of Technology. In the summer of 1971 and 1973, he visited Sony Corporation, Tokyo, Japan, as a Product-Appraisal Engineer at the Atsui plant and engaged in developments and applications of bipolar technologies in video and power integrated circuits. He is presently with the Sony Corporation, Tokyo, Japan. His interests lie in the areas of digital and linear integrated circuit designs, the physics of microelectronics, and artificial intelligence.







Figure 40. Artificial Intelligence supported by Left and Right Brains.

See <http://www.aiplab.com>



Sony Family Journal 2003 January Issue, No.142/Vol.27

**Yoshiaki Hagiwara was born on July 4, 1948 in Kyoto Japan. Graduated from Murasaki-no Elementary School in 1958. Lady Murasaki Shikibu is very famous as the writer of the story of Genji. Graduated from Rakusei Middle High School in 1961. Moved to Riverside-city in California USA in 1965 and graduated from Riverside City Polytechnique High School in 1967. Lived in Pasadena California since 1967 and received BS1971, MS1972 and PhD1975 in Electrical Engineering and Physics from California Institute of Technology (Caltech) . Joined Sony on February 1975 till July 2008. Taught at Sojo University as a professor till 2017. He is now serving for the [ssis.or.jp](http://ssis.or.jp).**



# Artificial Intelligent Partner System(AIPS) Home Page Top

hagiwara-yoshiaki@aiplab.com

Hello, my name is Yoshiaki Hagiwara. I am also called simply as Yoshi, and as Yoshiaki Daimon and also as Yoshiaki Daimon-Hagihara. I believe that I am the true inventor of the digital camera with the mechanical shutter function capability, which is completely filmless and free from mechanical parts. I worked at Sony from 1975 till 2008. My friends in Sony developed the digital camera in 1987. Sony is now enjoying image sensor business. Image sensors are very important to realize Artificial Intelligent AI robots and self-driving cars.



Evidence that Yoshiaki Hagiwara is the inventor of Pinned Buried Photodiode with in-pixel overflow Drain (VOD) function is given by the three basic Japanese Patent Applications, JPA1975-127646, JPA1975-127647 and JPA1975-134985.

Hagiwara also invented the in in-pixel Overflow Drain (OFD) Punch-thru Clocking Scheme to realize the completely-mechanical-part-free Electrical Shutter for digital cameras, opening a way to realize our modern digital TV world.


Evidence that Yoshiaki Hagiwara is the inventor of Electrical Shutter is given by the basic Japanese Patent Applications, JPA1977-126885.

The first Double Junction Pinned Buried Photodiode was developed by Hagiwara team at Sony in 1978. The first Triple Junction Pinned Buried Photodiode with Electrical Shutter function was developed by Hamazaki team at Sony in 1987.


**Yoshiaki Hagiwara joined Sony in Feb 1975 to build Artificial Intelligent Partner System(AIPS), which includes Artificial Intelligent Robot System, Artificial Intelligent Self-Driving Car, and Artificial Intelligent Vision Sensor System. His first work was developing the CCD image sensors. Hagiwara Team at Sony in 1989 developed 4M Cache SRAM for SNAPSHOT picture acquisition which opened a way to build the digital camera system. Hagiwara is also the inventor of the electrical shutter of the digital camera system.**

受光表面P+層と裏面のP+層の両面がピン留め接地された、P+PNPP+接合型新型太陽電池の提案

P+PN-PP+接合型太陽電池の提案




従来のN+P single 接合太陽電池





# 太陽光の波長スペクトラム




$$E = \hbar \omega = h f = h c / \lambda$$
$$E \text{ (eV)} = 1.24 / \lambda \text{ (\mu m)}$$

For Silicon,  $E_g = 1.10 \text{ eV}$  and  $\lambda = 1.12 \mu m$


波長が $1.12 \mu m$ 以上の遠赤外線は原理的にシリコン結晶太陽電池では光電変換できない。

受光表面P+層と裏面のP+層の両面がピン留め接地された、P+PNPP+接合型新型太陽電池の提案

P+PN-PP+接合型太陽電池の提案



従来のN+P single 接合太陽電池





# 太陽電池の変換効率の限界

変換効率は、使用される半導体材料が吸収できる太陽光の波長領域と、PN接合の空乏層領域での吸収量で求められます。シリコン結晶では、波長が  $0.29\mu\text{m}$  から  $1.20\mu\text{m}$  までの太陽光を吸収できます。Single PN 接合型での変換効率の限界理論値は 28% です。実際には20%程度です。その理由は(1)受光面での反射や(2)受光表面再結合や(3)PN接合の空乏層内での結晶欠陥による再結合や(4)裏面再結合などが生じ、光電変換された光電子とホールペアが再結合し無駄になる為です。

Silicon のBand Gap は 1.1 eV

InP のBand Gap は 1.34 eV


GaAs のBand Gap は 1.42 eV

CdTe のBand Gap は 1.48 eV

GaN のBand Gap は 3.4 eV

$\beta\text{-Ga}_2\text{O}_3$  のBand Gap は 4.5 eV

バリア電界が存在するPN接合の空乏層領域内でのみ、光電変換による光電子とホールペアは効率良く分離される。と言う事が、今の常識となっています。




2010年6月には、変換効率 35.8%を誇る InGaAs太陽電池の開発に成功した。2009年10月22日に発表、Triple 接合型をとり、非常に高価であった。この InGaAs 太陽電池は人工衛星に搭載されるが、この Triple接合型は、温室効果ガス観測技術衛星「いぶき」に搭載実績がある。

(9) P+PNPP+接合の double接合型の新型太陽電池の構造とその動作原理

Step 10 Form the metal wirings (MASK06)


Note that the N- buried region must be completely depleted.






(9) P+PNPP+接合の double接合型の新型太陽電池の構造とその動作原理

Note that the N- buried region must be completely depleted.



# (9) P+PNPP+接合の double接合型の新型太陽電池の構造とその動作原理

Note that the N- buried region must be completely depleted.









題目： 人工知能ロボットを支える、超光感度の賢い電子の目を太陽電池に応用する

# 概要

両者とも光エネルギー（情報）を電気エネルギー（情報）に変換する半導体素子である。一方、色再現豊かな映像の実現の為に短波長青色感度特性は不可欠である。また太陽光には短波長エネルギー成分が豊富である。しかし短波長青色光は半導体結晶体内を透過する深度が非常に浅い。従来構造の受光面（N+）が浮遊状態にあるN+P接合型の受光素子では受光表面の近傍の電位は平坦となる。従って、受光表面には電界がない。半導体結晶体の表面近傍では、せっかく光電変換して生じた光電子とホールペアであるが電界が不在である為に、光電子とホールペアは分離移動することができない。その場にとどまり遂は再結合して熱となり無駄になっているのが現状である。

One Unit Cell of P+PN-PP+ junction type Solar Cell, which can be connected in series.






題目： 人工知能ロボットを支える、超光感度の賢い電子の目を太陽電池に応用する


# 概要

1975年に萩原良昭が発明(JPA1975-127646, JPA1975-127647, JPA1975-134985)考案した超光感度のイメージセンサーの受光素子構造は、Double 接合型の受光素子である。通称、Pinned Photodiodeと呼ばれる受光素子である。短波長青色光に対する感度特性が優れている事が知られているが、その受光素子構造を太陽電池の光電変換効率向上のために採用することを提案する。



One Unit Cell of P+PN-PP+ junction type Solar Cell, which can be connected in series.





P+PN-PP+接合型太陽電池の提案



従来のN+P single 接合太陽電池



JPA1975-134985 図 6




JPA1975-127647 図 7



題目： 人工知能ロボットを支える、超光感度の賢い電子の目を太陽電池に応用する


# 概要

1975年に萩原良昭が発明(JPA1975-127646, JPA1975-127647, JPA1975-134985)考案した超光感度のイメージセンサーの受光素子構造は、Double 接合型の受光素子である。通称、Pinned Photodiodeと呼ばれる受光素子である。短波長青色光に対する感度特性が優れている事が知られているが、その受光素子構造を太陽電池の光電変換効率向上のために採用することを提案する。





電子シャッター機能付きビデオカメラ Sony 1987


## P+PN-PP+接合型太陽電池の提案



## 従来のN+P single 接合太陽電池



JPA1975-127646 図7



JPA1975-127647 図7




# Digital CMOS image sensor

with highly sensitive and no image lag Hagiwara Diode (pinned photo diode)

We need also an AD convertor absolutely !!!

(1) Retina Nerve Cells




We don't need CCD any more !

(2) Charge Transfer Nerve Fibers

(2) CMOS type digital CTD

(3) Brain Memory Cells




(1) Hagiwara 1975 Retina Diode (pinned photo diode)

But we still need Hagiwara Diode to achieve high sensitivity and no image lag.




受光表面P+層と裏面のP+層の両面がピン留め接地された、P+PNPP+接合型新型太陽電池の提案


P+PN-PP+接合型太陽電池の提案



従来のN+P single 接合太陽電池




# Single 接合のダイオードの基本構造と動作原理






# Single 接合型太陽電池の基本構造と動作原理




受光表面近傍など電界バリア不在の領域では光電子とホールのペアは分離される事はない。再結合し熱になる。太陽電池の光电変換効率に寄与するのは、結晶内の深さ  $X_1 < X < X_2$  に到達する光波長（エネルギー）のみである。

(3) single接合型のダイオードの整流特性









$$(\text{Photon Energy}) = \frac{1.24 \text{ (eV}/\mu\text{m)}}{(\text{Wave Length})}$$

シリコン結晶 (1.1 eV) は黒光りしている。可視光線を吸収する。一方のWide Band Gap のGa<sub>2</sub>O<sub>3</sub> は透明な結晶体である。短波長青色光は光電変換に寄与するが低エネルギーの赤外線は光電変換効率には寄与しない。



概念図 (Exact Data Not Available)



赤外線は結晶奥深く迄透過するが一方の紫外線はシリコンの結晶表面近傍で吸収されて熱になる。

Diamond (EG ~ 5 eV) や Ga<sub>2</sub>O<sub>3</sub> (EG ~ 4.7 eV) などは可視光線に対して透明である。結晶内の奥深く迄短波長青色光を透過する事ができる。PN接合の空乏層領域 X1 < X < X2 迄、奥深く迄、短波長青色光を導く事が可能で太陽電池の効率向上に寄与する。

# 太陽電池の変換効率の限界

変換効率は、使用される半導体材料が吸収できる太陽光の波長領域と、PN接合の空乏層領域での吸収量で求められます。シリコン結晶では、波長が  $0.29\mu\text{m}$  から  $1.20\mu\text{m}$  までの太陽光を吸収できます。Single PN 接合型での変換効率の限界理論値は 28% です。実際には20%程度です。その理由は(1)受光面での反射や(2)受光表面再結合や(3)PN接合の空乏層内での結晶欠陥による再結合や(4)裏面再結合などが生じ、光電変換された光電子とホールペアが再結合し無駄になる為です。

Silicon のBand Gap は 1.1 eV

InP のBand Gap は 1.34 eV


GaAs のBand Gap は 1.42 eV

CdTe のBand Gap は 1.48 eV

GaN のBand Gap は 3.4 eV


$\beta\text{-Ga}_2\text{O}_3$  のBand Gap は 4.5 eV

バリア電界が存在するPN接合の空乏層領域内でのみ、光電変換による光電子とホールペアは効率良く分離される。と言う事が、今の常識となっています。





Triple 接合型のWide Band Gap 化合物半導体の太陽電池への応用で光電変換効率MAX~39%達成実績がある




# Digital CMOS image sensor

with highly sensitive and no image lag Hagiwara Diode (pinned photo diode)

We need also an AD convertor absolutely !!!

(1) Retina Nerve Cells




We don't need CCD any more !

(2) Charge Transfer Nerve Fibers

(2) CMOS type digital CTD

(3) Brain Memory Cells




(1) Hagiwara 1975 Retina Diode (pinned photo diode)

But we still need Hagiwara Diode to achieve high sensitivity and no image lag.




受光表面P+層と裏面のP+層の両面がピン留め接地された、P+PNPP+接合型新型太陽電池の提案


P+PN-PP+接合型太陽電池の提案



従来のN+P single 接合太陽電池



Silicon crystal with the bandgap of 1.1 eV has a very short light penetration depth (LPD), which is about 0.1  $\mu\text{m}$ . Technically, it is impossible to form a shallow PN junction at the silicon surface at that shallow depth. So, the energy component of the short wave blue light is absorbed and wasted as heat. That is why a wide band semiconductor multi-junction type solar cell was desired and developed, such InGaP/GaAs/InGaAs by Sharp and AlGaInP/GaAs/Ge by Spectrum Lab. However they are very costly.



$$E = \hbar \omega = h f = h c / \lambda$$

$$E (\text{eV}) = 1.24 / \lambda (\mu\text{m})$$


For Silicon,  $E_g = 1.10 \text{ eV}$  and  $\lambda = 1.12 \mu\text{m}$

The light energy of the wave length more than  $\lambda = 1.12 \mu\text{m}$  can not be converted to electrical energy in the silicon crystal.

The P+PNPP+\_Double\_Junction\_Solar\_Cell\_invented\_by\_Hagiwara\_in\_2020 may give the right solution.



# Solar Energy Conversion Apparatus reported and explained in USP2780765 in 1954



The only limited space of the PN junction depletion region can contribute the effective photo pair separation.

The floating N region has no electric field inside and photo pairs are not separated, eventually recombined, becoming heat and degrading the solar cell quantum efficiency. This structure has very low efficiency.

Solar Cell with 4 % efficiency  
by G. L. Pearson et al in 1954

“Beginning era a new era, leading eventually to the realization one of mankind’s most cherished dreams the harnessing almost limitless energy of sun for the use of civilization.”

Original Solar Cell reported in 1954

D. M. Chapin, C. S. Fuller and G. L. Pearson,  
Journal of Applied Physics, 25, (1954)

More detailed analysis given by Morton. B. Prince,  
Journal of Applied Physics, (1955) 534

M. Wolf, “Historical Development of Solar Cells”,  
Proceedings of the 25<sup>th</sup> Power Source  
Symposium, (1972) 120

Herbert KroemerはBaseの不純物濃度に勾配をつけた Drift Field Transistor を開発した。  
さらにヘテロ接合半導体素子の優れた性能を世界で初めて指摘した。

[https://en.wikipedia.org/wiki/Drift-field\\_transistor](https://en.wikipedia.org/wiki/Drift-field_transistor)


Herbert Kroemer (1928年8月28日生まれ)  
ドイツ出身の物理学者。

1952年に、当時の新型トランジスタにおける熱電子効果の論文によってドイツのゲッティンゲン大学で理論物理学の博士号を取得。

1950年代に彼はドリフトトランジスタを開発し、ヘテロ接合を採用した半導体がよりよいパフォーマンスを見せることを初めて指摘した。

さらに有名なのは、1963年にいまや半導体レーザーの中心概念であるダブルのヘテロ接合のレーザーの概念を導入したことである。クレーマーは分子線エピタキシー法の草分けの一人である。

クレーマーとジョレス・アルフォーロフは、2000年、「高速エレクトロニクスおよび光エレクトロニクスに利用される半導体ヘテロ構造の開発」によりノーベル物理学賞を分け合った。







## Back Surface Field Silicon Solar Cell の発明

受光表面 (N+ または P+) が浮遊状態にある、古典的な (N+P または P+N) single 接合型の Solar Cell の量子効率 は 5% 程度だった。1963年に M. Wolf\* はそこで裏面に PP+ または NN+ の不純物濃度勾配をつけて、Band Gap の Bending 効果を利用して、Drift 電界を形成する事により、裏面の再結合を抑圧し、光起電力効果を高める事を提案した。


Cell 内部で発生した Carrier の外部電極端子への流れを助ける事により裏面での再結合を小さくし、量子効率が高い太陽電池構造として注目された。その結果、金属端子と半導体との間の抵抗値をゼロとし導通性を高めた。その後多くの研究者により、N+PP+ または P+NN+ の Single 接合型の Solar Cell の理論考察と特性改善が進んだ。現在では、Band Gap のトンネル効果によるオーミック・コンタクトとして理解され広く集積回路での金属配線コンタクトとして応用されている。

\*M. Wolf, Proc. IEEE, 51 (1963) 674

<https://www.sciencedirect.com/science/article/abs/pii/0038110181901854>

## Solid-State Electronics

Volume 24, Issue 12, December 1981, Pages  
1161-1165



Theory of back surface field silicon solar cells

S.R. Dhariwal, Arun P. Kulshreshtha

### Abstract


Back surface field silicon solar cells with  $n^+pp^+$  (or sometimes  $p^+nn^+$ ) structures are found to have better characteristics than the conventional solar cells. The existing theories have not been able to satisfactorily predict the experimentally observed parameters on these cells. A theory, based on the transport of both minority and majority carriers under the charge neutrality condition, has been developed in the present paper which explains the behavior of the back surface field solar cells. Good agreement is achieved between the results obtained by using this theory and the experimental observations of earlier workers.

### 裏面にP+層を設けるメリット

熱平衡状態では電子とホールの密度の積は一定である。濃度の濃い P+ 拡層領域内ではホールの密度は P+ とほぼ等しい。高電位電子の密度は (P/P+) で減少する。再結合リーク電流が減る。Solar Cell の量子変換効率を向上する。Solar Cell に寄与する電子は、PN 接合バリアを登れない、低電位電子、運動エネルギーの小さな静かな電子である。

# P+P-N-P-P+ Double Junction type Solar Cell invented and defined in JPA2020-131313 by Hagiwara(AIPS)

The surface P+P doping variation creates the Surface Barrier Drift Field, helping the separation of photo electron and hole pairs, enhancing the short-wave blue light sensitivity.



Backside Storage and Outlet NN+ region can be made small which does not contribute Photo Charge Separation.

See [ICECET2021\\_Paper61\\_html](#) and [ICECET2021\\_Paper75\\_html](#)




(9) double接合型の新型太陽電池の構造とその動作原理

詳細は青山社出版の人工知能パートナーシステム(AIPS)を支える「デジタル回路の世界」に記載。

<https://www.seizansha.co.jp/ISBN/ISBN978-4-88359-339-2.html>

<https://www.seizansha.co.jp/>



崇城大学 理事長付き 特任教授  
IEEE Life Fellow, Ph.D., 工学博士

仕様:B5判上製

475ページ

ISBN978-4-88359-339-2

発行日:2016/03/01



人工知能パートナーシステム(AIPS)を支える  
デジタル回路の世界

IEEE Life Fellow, Ph.D.

萩原 良昭 著

ISBN978-4-88359-339-2 B5判 上製 475頁

定価(本体9,000円+税)

未来の人間社会には人工知能パートナーシステム(AIPS)とも言える人間にやさしい支援システムが出現すると期待している。AIPS搭載の自動走行車や老人介護システム、人間型歩行ロボットやロボット・ハウスなどである。そこで本書では、そのAIPSを支える「デジタル回路の世界」と題し、ハードとソフトの両面で、人とコンピュータをつなぐデジタル技術について紹介している。図や絵をたくさん用意して、基礎からやさしく解説している。

Thank You !