受光表面P+層と裏面のP+層の両面がピン留め接地された、P+PNPP+接合型新型太陽電池の提案

非常に複雑な半導体電子デバイスの物理動作とその構造の説明に挑戦する事になる。できるだけ直観 に訴える方法で説明し、数式は極力さけて、基本原理動作を直観的なイメージで理解できる様に工夫 をこらして文系の一般社会人の皆様にも親しみを感じる半導体の基礎知識の紹介となればと希望する。

(1)金属と絶縁体の違い

(2)半導体の基本特性

- (3) single 接合型のダイオードの整流特性
- (4) double 接合型バイポーラトランジスタの電流増幅特性
- (5) triple 接合型サイリスター型の理想的な高速Switch動作特性
- (6) MOS型のトランジスタの電流増幅特性
- (7) CMOS型インバータ回路の省エネ特性
- (8) 超光感度のCMOS型イメージセンサーの特性

(9) double接合型の新型太陽電池の構造とその動作原理



崇城大学 理事長付き 特任教授 IEEE Life Fellow, Ph.D., 工学博士

受光表面P+層と裏面のP+層の両面がピン留め接地された、P+PNPP+接合型新型太陽電池の提案 仕様:B5判上製 (9) double接合型の新型太陽電池の構造とその動作原理 475ページ 詳細は青山社出版の人工知能パートナーシステム(AIPS)を支える「デジタル回路の世界」に記載。 ISBN978-4-88359-339-2 https://www.seizansha.co.jp/ISBN/ISBN978-4-88359-339-2.html 発行日:2016/03/01 https://www.seizansha.co.jp/ 人工知能パートナーシステム(APS)を支える デジタル回路の世 デジタル回路の世界 ----IEEE Life Fellow, Ph.D. 萩原 良昭 著 ISBN978-4-88359-339-2 B5判 上製 475百 定価(本体9,000円+税)

崇城大学 理事長付き 特任教授

IEEE Life Fellow, Ph.D., 工学博士

未来の人間社会には人工知能パートナーシステム(AIPS)とも言える人間にやさしい支援システム が出現すると期待している。AIPS搭載の自動走行車や老人介護システム、人間型歩行ロボットや ロボット・ハウスなどである。そこで本書では、そのAIPSを支える「デジタル回路の世界」と題し、 ハードとソフトの両面で、人とコンピュータをつなぐデジタル技術について紹介している。図や絵をた くさん用意して、基礎からやさしく解説している。

P+PN-PP+接合型太陽電池の提案 Wikipedia は「萩原が Pinned Photodiodeの発明者だ」と知られていると記載している。



取得。^[2] 1974年の結婚を機に萩原姓となる。

萩原良昭(AIPS)

https://ja.wikipedia.org/wiki/萩原良昭



萩原良昭(AIPS)

Proc. of the International Conference on Electrical, Computer and Energy Technologies (ICECET) 9-10 December 2021, Cape Town-South Africa

Invention and Historical Development Efforts of Pinned Buried Photodiode



Fig. 5 The N+N-P+NP-N triple junction Pinned Photodiode which is a reproduction of a figure drawn in Japanese patent application JPA1975-127646.

Fig. 6 The N+N-P+N double junction Pinned Photodiode which is a reproduction of a figure drawn in Japanese patent application JPA1975-127647.

1975年の特許出願は日本語で記載されたものである。IEEEの国際学会などの、英語圏の学会では まったくその発明の内容を紹介していなかった。2021年12月になり、初めて、英語圏の学会で 詳細に、「残像のないVOD付きのPinned Photodiodeの発明者は萩原だ」と説明した。

萩原良昭(AIPS)

(i+1)

Metal

SiO2

-

P

Light

Proc. of the International Conference on Electrical, Computer and Energy Technologies (ICECET) 9-10 December 2021, Cape Town-South Africa

Pinned Buried PIN Photodiode Type Solar Cell



Yoshiaki Hagiwara

5) かつ残像のない特性をつ、 超短波長光感度特性を持ち((1) Anti-blooming機能を持ち(6) 受光表面がピン留めされた 2) Pinned Photodiodeを1975年 3 電子シャッター機能を持ち にもとSonyの萩原は発明した。 **Global Shutter機能をち** (4)

この受光構造を超光感度の新型太陽電池として開発し将来の 日本の半導体電子デバイス産業の、「日本の産業のコメ」と して育て、発展されて日本のエネルギ対策に貢献したいです。





Dynamic N+P junction Photodiode 1966

温度変化に対する出力変化

電子シャッター機能

小さい

なし

(残像あり



大きい

なし

(残像あ

小さい

(残像なし

あり

小さい

(残像なし

あり

VOD

JPA1975_127646_裏面照射型_Global_Shutter機能つき_Pinned_Photodiode 萩原の1975年3月5日の発明が44年後の2019年3月になり実現しました。

https://www.sony.com/ja/SonyInfo/News/Press/201903/19-023/

SONY ホーム 事業・製品 ソニーグループについて テクノロジー 人材 サステナビリティ デザイン 投資家情報 お問い合わせ 採用情報 Q

ホーム > ソニーグループについて > ニュースリリース > 2019 > 独自の裏面照射型画素構造グローバルシャッター機能搭載の積層型CMOSイメージセンサー技術を開発

ニュースリリース

English | コンテンツメニュー 📃

萩原の1975年の発明が 44年後の2019年になり実現した。

ソニー独自の裏面照射型画素構造のグローバルシャッター機能を搭載し、 高い撮像性能と小型化の両立を実現した積層型CMOSイメージセンサー技術を開発

スマート化が進む産業機器の生産性向上に貢献

ソニー株式会社

ソニーセミコンダクタソリューションズ株式会社

JPA1975_127646_裏面照射型_Global_Shutter機能つき_Pinned_Photodiode 萩原の1975年3月5日の発明が44年後の2019年3月になり実現しました。

International Journal of Systems Science and Applied Mathematics 2021; 6(2): 55-76 http://www.sciencepublishinggroup.com/j/ijssam doi: 10.11648/j.ijssam.20210602.13 ISSN: 2575-5838 (Print); ISSN: 2575-5803 (Online)



Electrostatic and Dynamic Analysis of P+PNP Double Junction Type and P+PNPN Triple Junction Type Pinned Photodiodes

IJSSAM2021の6月ジャーナル論文 の中で、萩原は1975年に出願した 日本国出願特許 JPA1975-127647を 詳細に英語で初めて紹介した。 このJPA1975-127647特許は萩原が がCMOS Image Sensor に不可欠な Global Shutter 機能の発明者である ことを示す証拠となる。





the CCD image sensors with the Built in Global Shutter Function the classical CMOS image sensors with rotary shutter effect

Figure 23. Undesired Rotary Shutter Effect of Conventional CMOS Image Sensors.

JPA1975_127646 裏面照射型_Global_Shutter機能つき_Pinned_Photodiode 2019年9月に仙台で開催の3次元集積回路のIEEEの国際学会(英語圏)で初めて紹介できた。



新開発のグローバルシャッター機能搭載 箱居型構造

Multichip CMOS Image Sensor Structure for Flash Image Acquisition

by Yoshiaki Hagiwara (AIPS)



Fig.1: Cross Section of Buried Depletion Pinned Photodiode stacked with two Global Shutter Buffer Memory (GSBM) and CTG stages in two chip configuration for synchronizing data transfer to the receiving ADC and Cache SRAM chips.

JPA1975-127646



Fig. 8: The P+PNPN junction type Pinned Photodiode10 with Global Shutter MOS Buffer Memory (GSBM) and the NPN junction type vertical charge transfer gating (CTG)

2019年9月の仙台での国際学会での論文発表

1980年の特許にもIEDM1982の論文にもLocos Isolation の記載は皆無である。いつの間にかこの論文にはLocos Isolation が受光部に採用されている。

2014年12月1日(月)

映像情報メディア学会技術報告

ITE Technical Report Vol. 38, No. 47 IST2014-52(Dec. 2014)

(Invited) Effect and Limitation of Pinned Photodiode Nobukazu Teranishi^{1,2}

Abstract The pinned photodiode (PPD) is the primary technology for image sensors and used in almost all CCD image sensors and CMOS image sensors. This paper discusses effect and limitation of PPD, especially dark current and electronic shuttering. Even when PPD is used and silicon surface is neutralized, proposed model explains that GR centers at the silicon surface contribute the dark current. The temperature dependence is an activation type with activation energy, E_g , not $E_g/2$. It is important to reduce GR centers for dark current reduction at PPD also. It is also noted that the vertical overflow drain (VOD) shutter combined with PPD has potential of high speed shuttering with small skew.

(1) NEC (Teranishi) Buried Photodiode at IEDM1982



(2) Pinned Photodiode with LOCOS Isolation described by Teranishi in 2014



Practical and Actual Pinned Photodiode does not use LOCOS isolation, but with the adjacent P+ channel stops formed by Deep High Energy Implantation with Lamp Anneal technology developed by Kazuo Nishiyama at Sony in 1978

(3) Pinned Photodiode Sony(Hagiwara) 1978



(4) Pinned Photodiode explained by Semiconductor History Museum







萩原良昭(AIPS)

Sonyは「 1 9 7 5 年に萩原が VOD機能を持つPinned Photodiode (PPD)の発明者だ」と断定した。

SONY ホーム 事業・製品 ソニーグループについて テクノロジー 人材 サステナビリティ デザイン 投資家情報 お問い合わせ 採用情報 Q

2020年6月26日発表

日本語 | <u>English</u>

積層型多機能CMOSイメージセンサーを支える代表的なソニー発明について

1975年の萩原の3件の出願特許は、「萩原が電子シャッターと Global シャッターの両方の発明者である」ことの証拠になります。 ソニーセミコンダクタソリューションズ株式会社

裏面照射型CMOSイメージセンサーに採用されたPinned Photodiode

ソニーのイメージセンサーの発明の歴史は、古くはCCDの時代までさかのぼる。中でもPinned Photodiodeは、裏面照射型CMOSセンサーの性能向上にも貢献する技術であり、その発明と製品開発の歴史を紐解く。

ソニーは1975年、裏面照射型のN+NP+N接合型とN+NP+NP接合型のPinned Photodiode (PPD) を採用したCCDイメージセンサーを発明した(出願特許1975-127646,1975-127647 萩原 良昭)。同年、その構造をヒントに、VOD(縦型オーバーフロードレイン)機能を持つ、PNP接合型PPDを発明した(特許第
 1215101号 萩原 良昭)。ソニーはその後、イオン打ち込み技術により濃いP+のチャンネルストップ領域をその受光部近傍に形成したPNP接合型のPPD技術を採用したフレームトランスファー型CCDイメージセンサーの原理試作に世界で初めて成功し、1978年のSSDM1978の学会で論文を発表した(Y. Hagiwara, M. Abe, and C. Okada, "A 380H x 488V CCD imager with narrow channel transfer gates", Proc. The 10th Conference on Solid State Devices, Tokyo, (1978))。
 1980年にはソニーはこのPNP接合型PPDを採用したワンチップのフレームトランスファーCCDイメージセンサーを使ったカメラー体型VTRの試作に成功し、東京では当時社長の岩間が、ニューヨークでは会長の盛田が同日記者会見をして世界を驚かせた。1987年にはソニーは、VOD(縦型オーバーフロードレイン)機能を持つ「イオン打ち込み技術により濃いP+のチャンネルストップ領域をその受光部近傍に形成したPPD」をインターライン転送型CCDイメージセンサーに世界で初めて採用した8ミリビデオのカムコーダーの開発に成功しビデオカメラの市場を開拓した。

このような長い歴史を経て育まれてきたPPDの技術が今も裏面照射型CMOSイメージセンサーに採用されている。

半導体産業人協会の日本半導体歴史館は「萩原が 1975年にPinned Photodiodeを提案した」と断定している。 イメージセンサ用フォトダイオードの改良(ソニー、日立、nec、東芝) (shmj.or.jp)

http://www.shmj.or.jp/museum2010/exhibi1005.html

半導体イメージセンサでは受光素子にフォトダイオードが用いられる。1987年、ソニ ーは現在ピン留めフォトダイオード(Pinned Photodiode)と呼ばれている受光素子(ソ ニーはこのフォトダイオードをHAD: Hole Accumulation Diodeと呼んだ)を用いた 2/3インチ38万画素IT(Interline Transfer)-CCDイメージセンサを搭載した、8ミリ VTR一体型ビデオカメラ「CCD-V90」を発表した^{【1】}。

ピン留めフォトダイオードは図1に示すように、N層全体をP層で覆い、受光面のP層を 高濃度P⁺にしたフォトダイオードである。この構造では、受光面のP⁺表面が基板電位 にピン留めされるため、1984年にKodakによってピン留めフォトダイオードと命名 された。高感度受光、広いダイナミックレンジに加えて、残像の発生もなく、受光表 面のGRセンターの影響低下による暗電流・白傷の大幅低減などの特長があり、イメ ージセンサ用フォトダイオードとして極めて優れた性能を有する。

1975年、ソニーからPNPトランジスタを受光素子とする提案がなされた⁽³⁾。受光 部をP⁺層(エミッタ)にすることにより従来のフォトダイオードのように表面電位を制 御するセンサー電極で受光面全面を覆う必要をなくし、受光感度を大幅に向上さるこ とを目的とした。受光部表面をP⁺層にするピン留めフォトダイオードの基本となる提 案であった。

続いてフォトダイオードの受光面P⁺層を基板電位にする提案が日立とソニーからなさ れた。日立からは1977年、表面高濃度P⁺層をP型基板(ウエル)に接続し基板と同じ電 位にピン留めすることで電荷蓄積容量を増加し、フォトダイオードのダイナミックレ ンジを広げる構造が提示された^{【4】}。またソニーは1978年、同じ構造のフォトダイ オードを用いたFT(Frame Transfer)-CCDイメージセンサを発表した^{【5】}。それを発 展させた2/3インチ型28万画素FT-CCDイメージセンサを用いた、 【参考文献】

【1】浜崎正治、鈴木智行、賀川能明、石川貴久枝、宮田克郎、神戸秀夫、"可変速電 子シャタ付IT-CCD撮像素子"、テレビジョン学会技術報告、vol. 12, no. 12, pp. 31-36, (1988)

【2】池田勝己、関根弘一、金子武彦、山田哲生、郡戸久美男、"1/3インチ36万画素 IT-CCDセンサー"、テレビジョン学会技術報告、vol. 15, no, 16, pp. 31-36, (1991)

【3】萩原良昭、"固体撮像装置"、<u>特許公報 昭58-46905 (1975年11月10日出</u> <u>願)</u> **JPA1975-134985**

【4】小池紀雄、竹本一八男、"固体撮像装置"特許公報 昭62-20750 (1977年1月 10日出願)

[5] Y. Hagiwara, M. Abe, and C. Okada, "A 380H x 488V CCD imager with narrow channel transfer gates", Proc. The 10th Conference on Solid State Devices, Tokyo, (1978): Japanese Journal of Applied Physics, vol. 18, Supplements 18-1, pp. 335-340, (1979)

【6】 梶野功、島田勝、中田康雄、平田芳美、萩原良昭、"ナローチャネルCCD単板カ ラーカメラ"、テレビジョン学会技術報告、vol. 5, no. 29, pp. 32-36, (1981)



半導体産業人協会日本半導体歴史館は「萩原が Pinned Photodiodeの基本提案者」と断定している。 イメージセンサ用フォトダイオードの改良(ソニー、日立、nec、東芝)(shmj.or.jp)

http://www.shmj.or.jp/museum2010/exhibi1005.html

半導体イメージセンサでは受光素子にフォトダイオードが用いられる。1987年、ソニ ーは現在ピン留めフォトダイオード(Pinned Photodiode)と呼ばれている受光素子(ソ ニーはこのフォトダイオードをHAD: Hole Accumulation Diodeと呼んだ)を用いた 2/3インチ38万画素IT(Interline Transfer)-CCDイメージセンサを搭載した、8ミリ VTR一体型ビデオカメラ「CCD-V90」を発表した^{【1】}。

ピン留めフォトダイオードは図1に示すように、N層全体をP層で覆い、受光面のP層を 高濃度P⁺にしたフォトダイオードである。この構造では、受光面のP⁺表面が基板電位 にピン留めされるため、1984年にKodakによってピン留めフォトダイオードと命名 された。高感度受光、広いダイナミックレンジに加えて、残像の発生もなく、受光表 面のGRセンターの影響低下による暗電流・白傷の大幅低減などの特長があり、イメ ージセンサ用フォトダイオードとして極めて優れた性能を有する。

1975年、ソニーからPNPトランジスタを受光素子とする提案がなされた⁽³⁾。受光 部をP⁺層(エミッタ)にすることにより従来のフォトダイオードのように表面電位を制 御するセンサー電極で受光面全面を覆う必要をなくし、受光感度を大幅に向上さるこ とを目的とした。受光部表面をP⁺層にするピン留めフォトダイオードの基本となる提 案であった。

続いてフォトダイオードの受光面P⁺層を基板電位にする提案が日立とソニーからなされた。日立からは1977年、表面高濃度P⁺層をP型基板(ウエル)に接続し基板と同じ電位にピン留めすることで電荷蓄積容量を増加し、フォトダイオードのダイナミックレンジを広げる構造が提示された^{【4】}。またソニーは1978年、同じ構造のフォトダイオードを用いたFT(Frame Transfer)-CCDイメージセンサを発表した^{【5】}。それを発展させた2/3インチ型28万画素FT-CCDイメージヤンサを用いた、

【参考文献】

【1】浜崎正治、鈴木智行、賀川能明、石川貴久枝、宮田克郎、神戸秀夫、"可変速電 子シャタ付IT-CCD撮像素子"、テレビジョン学会技術報告、vol. 12, no. 12, pp. 31-36, (1988)

【2】池田勝己、関根弘一、金子武彦、山田哲生、郡戸久美男、"1/3インチ36万画素 IT-CCDセンサー"、テレビジョン学会技術報告、vol. 15, no, 16, pp. 31-36,

(1991)

【3】萩原良昭、"固体撮像装置"、特許公報 昭58-46905 (1975年11月10日出 願)

【4】小池紀雄、竹本一八男、"固体撮像装置"特許公報 昭62-20750 (1977年1月 10日出願)

[5] Y. Hagiwara, M. Abe, and C. Okada, "A 380H x 488V CCD imager with narrow channel transfer gates", Proc. The 10th Conference on Solid State Devices, Tokyo, (1978): Japanese Journal of Applied Physics, vol. 18, Supplements 18-1, pp. 335-340, (1979)

【6】梶野功、島田勝、中田康雄、平田芳美、萩原良昭、"ナローチャネルCCD単板カ ラーカメラ"、テレビジョン学会技術報告、vol. 5, no. 29, pp. 32-36, (1981)

Excellent Blue Light Sensitivity and No Image Lag with Adjacent P+ Channel Stops







半導体産業人協会日本半導体歴史館は「萩原が Pinned Photodiodeの基本提案者」と断定している。 イメージセンサ用フォトダイオードの改良(ソニー、日立、nec、東芝) (shmj.or.jp)

http://www.shmj.or.jp/museum2010/exhibi1005.html

半導体イメージセンサでは受光素子にフォトダイオードが用いられる。1987年、ソニ ーは現在ピン留めフォトダイオード(Pinned Photodiode)と呼ばれている受光素子(ソ ニーはこのフォトダイオードをHAD: Hole Accumulation Diodeと呼んだ)を用いた 2/3インチ38万画素IT(Interline Transfer)-CCDイメージセンサを搭載した、8ミリ VTR一体型ビデオカメラ「CCD-V90」を発表した^{【1】}。

ピン留めフォトダイオードは図1に示すように、N層全体をP層で覆い、受光面のP層を 高濃度P⁺にしたフォトダイオードである。この構造では、受光面のP⁺表面が基板電位 にピン留めされるため、1984年にKodakによってピン留めフォトダイオードと命名 された。高感度受光、広いダイナミックレンジに加えて、残像の発生もなく、受光表 面のGRセンターの影響低下による暗電流・白傷の大幅低減などの特長があり、イメ ージセンサ用フォトダイオードとして極めて優れた性能を有する。

1975年、ソニーからPNPトランジスタを受光素子とする提案がなされた⁽³⁾。受光 部をP⁺層(エミッタ)にすることにより従来のフォトダイオードのように表面電位を制 御するセンサー電極で受光面全面を覆う必要をなくし、受光感度を大幅に向上さるこ とを目的とした。受光部表面をP⁺層にするピン留めフォトダイオードの基本となる提 案であった。



【参考文献】

【1】浜崎正治、鈴木智行、賀川能明、石川貴久枝、宮田克郎、神戸秀夫、"可変速電 子シャタ付IT-CCD撮像素子"、テレビジョン学会技術報告、vol. 12, no. 12, pp. 31-36, (1988)

【2】池田勝己、関根弘一、金子武彦、山田哲生、郡戸久美男、"1/3インチ36万画素 IT-CCDセンサー"、テレビジョン学会技術報告、vol. 15, no, 16, pp. 31-36, (1991)

【3】萩原良昭、"固体撮像装置"、特許公報 昭58-46905 (1975年11月10日出 願)

【4】小池紀雄、竹本一八男、"固体撮像装置"特許公報 昭62-20750 (1977年1月 10日出願)

[5] Y. Hagiwara, M. Abe, and C. Okada, "A 380H x 488V CCD imager with narrow channel transfer gates", Proc. The 10th Conference on Solid State Devices, Tokyo, (1978): Japanese Journal of Applied Physics, vol. 18, Supplements 18-1, pp. 335-340, (1979)

【6】梶野功、島田勝、中田康雄、平田芳美、萩原良昭、"ナローチャネルCCD単板カ ラーカメラ"、テレビジョン学会技術報告、vol. 5, no. 29, pp. 32-36, (1981)



半導体産業人協会日本半導体歴史館は「萩原が Pinned Photodiodeの基本提案者」と断定している。 イメージセンサ用フォトダイオードの改良(ソニー、日立、nec、東芝) (shmj.or.jp)

http://www.shmj.or.jp/museum2010/exhibi1005.html

半導体イメージセンサでは受光素子にフォトダイオードが用いられる。1987年、ソニ ーは現在ピン留めフォトダイオード(Pinned Photodiode)と呼ばれている受光素子(ソ ニーはこのフォトダイオードをHAD: Hole Accumulation Diodeと呼んだ)を用いた 2/3インチ38万画素IT(Interline Transfer)-CCDイメージセンサを搭載した、8ミリ VTR一体型ビデオカメラ「CCD-V90」を発表した^{【1】}。

ピン留めフォトダイオードは図1に示すように、N層全体をP層で覆い、受光面のP層を 高濃度P⁺にしたフォトダイオードである。この構造では、受光面のP⁺表面が基板電位 にピン留めされるため、1984年にKodakによってピン留めフォトダイオードと命名 された。高感度受光、広いダイナミックレンジに加えて、残像の発生もなく、受光表 面のGRセンターの影響低下による暗電流・白傷の大幅低減などの特長があり、イメ ージセンサ用フォトダイオードとして極めて優れた性能を有する。

1975年、ソニーからPNPトランジスタを受光素子とする提案がなされた⁽³⁾。受光 部をP⁺層(エミッタ)にすることにより従来のフォトダイオードのように表面電位を制 御するセンサー電極で受光面全面を覆う必要をなくし、受光感度を大幅に向上さるこ とを目的とした。受光部表面をP⁺層にするピン留めフォトダイオードの基本となる提 案であった。

続いてフォトダイオードの受光面P⁺層を基板電位にする提案が日立とソニーからなさ れた。日立からは1977年、表面高濃度P⁺層をP型基板(ウエル)に接続し基板と同じ電 位にピン留めすることで電荷蓄積容量を増加し、フォトダイオードのダイナミックレ ンジを広げる構造が提示された^{【4】}。またソニーは1978年、同じ構造のフォトダイ オードを用いたFT(Frame Transfer)-CCDイメージセンサを発表した^{【5】}。それを発 展させた2/3インチ型28万画素FT-CCDイメージセンサを用いた、 【参考文献】

【1】浜崎正治、鈴木智行、賀川能明、石川貴久枝、宮田克郎、神戸秀夫、"可変速電 子シャタ付IT-CCD撮像素子"、テレビジョン学会技術報告、vol. 12, no. 12, pp. 31-36, (1988)

【2】池田勝己、関根弘一、金子武彦、山田哲生、郡戸久美男、"1/3インチ36万画素 IT-CCDセンサー"、テレビジョン学会技術報告、vol. 15, no, 16, pp. 31-36, (1991)

【3】萩原良昭、"固体撮像装置"、特許公報 昭58-46905 (1975年11月10日出 願)

【4】小池紀雄、竹本一八男、"固体撮像装置"特許公報 昭62-20750 (1977年1月 10日出願)

[5] Y. Hagiwara, M. Abe, and C. Okada, "A 380H x 488V CCD imager with narrow channel transfer gates", Proc. The 10th Conference on Solid State Devices, Tokyo, (1978): Japanese Journal of Applied Physics, vol. 18, Supplements 18-1, pp. 335-340, (1979)

【6】 梶野功、島田勝、中田康雄、平田芳美、萩原良昭、"ナローチャネルCCD単板カ ラーカメラ"、テレビジョン学会技術報告、vol. 5, no. 29, pp. 32-36, (1981)

Excellent Blue Light Sensitivity and No Image Lag with Adjacent P+ Channel Stops

Sony SSDM1978 Paper by Hagiwara

Pinned Photodiode explained by Semiconductor History Museum





萩原良昭(AIPS)

Sonyは「 1 9 7 5 年に萩原が VOD機能を持つPinned Photodiode (PPD)の発明者だ」と断定した。

SONY ホーム 事業・製品 ソニーグループについて テクノロジー 人材 サステナビリティ デザイン 投資家情報 お問い合わせ 採用情報 Q

2020年6月26日発表

日本語 | <u>English</u>

積層型多機能CMOSイメージセンサーを支える代表的なソニー発明について

1975年の萩原の3件の出願特許は、「萩原が電子シャッターと Global シャッターの両方の発明者である」ことの証拠になります。 ソニーセミコンダクタソリューションズ株式会社

裏面照射型CMOSイメージセンサーに採用されたPinned Photodiode

ソニーのイメージセンサーの発明の歴史は、古くはCCDの時代までさかのぼる。中でもPinned Photodiodeは、裏面照射型CMOSセンサーの性能向上にも貢献する技術であり、その発明と製品開発の歴史を紐解く。

ソニーは1975年、裏面照射型のN+NP+N接合型とN+NP+NP接合型のPinned Photodiode (PPD) を採用したCCDイメージセンサーを発明した(出願特許1975-127646,1975-127647 萩原 良昭)。同年、その構造をヒントに、VOD(縦型オーバーフロードレイン)機能を持つ、PNP接合型PPDを発明した(特許第
 1215101号 萩原 良昭)。ソニーはその後、イオン打ち込み技術により濃いP+のチャンネルストップ領域をその受光部近傍に形成したPNP接合型のPPD技術を採用したフレームトランスファー型CCDイメージセンサーの原理試作に世界で初めて成功し、1978年のSSDM1978の学会で論文を発表した(Y. Hagiwara, M. Abe, and C. Okada, "A 380H x 488V CCD imager with narrow channel transfer gates", Proc. The 10th Conference on Solid State Devices, Tokyo, (1978))。
 1980年にはソニーはこのPNP接合型PPDを採用したワンチップのフレームトランスファーCCDイメージセンサーを使ったカメラー体型VTRの試作に成功し、東京では当時社長の岩間が、ニューヨークでは会長の盛田が同日記者会見をして世界を驚かせた。1987年にはソニーは、VOD(縦型オーバーフロードレイン)機能を持つ「イオン打ち込み技術により濃いP+のチャンネルストップ領域をその受光部近傍に形成したPPD」をインターライン転送型CCDイメージセンサーに世界で初めて採用した8ミリビデオのカムコーダーの開発に成功しビデオカメラの市場を開拓した。

このような長い歴史を経て育まれてきたPPDの技術が今も裏面照射型CMOSイメージセンサーに採用されている。

1980年の特許にもIEDM1982の論文にもLocos Isolation の記載は皆無である。いつの間にかこの論文にはLocos Isolation が受光部に採用されている。

2014年12月1日(月)

映像情報メディア学会技術報告

ITE Technical Report Vol. 38, No. 47 IST2014-52(Dec. 2014)

(Invited) Effect and Limitation of Pinned Photodiode Nobukazu Teranishi^{1,2}

Abstract The pinned photodiode (PPD) is the primary technology for image sensors and used in almost all CCD image sensors and CMOS image sensors. This paper discusses effect and limitation of PPD, especially dark current and electronic shuttering. Even when PPD is used and silicon surface is neutralized, proposed model explains that GR centers at the silicon surface contribute the dark current. The temperature dependence is an activation type with activation energy, E_g , not $E_g/2$. It is important to reduce GR centers for dark current reduction at PPD also. It is also noted that the vertical overflow drain (VOD) shutter combined with PPD has potential of high speed shuttering with small skew.

(1) NEC (Teranishi) Buried Photodiode at IEDM1982



(2) Pinned Photodiode with LOCOS Isolation described by Teranishi in 2014



Practical and Actual Pinned Photodiode does not use LOCOS isolation, but with the adjacent P+ channel stops formed by Deep High Energy Implantation with Lamp Anneal technology developed by Kazuo Nishiyama at Sony in 1978

(3) Pinned Photodiode Sony(Hagiwara) 1978



(4) Pinned Photodiode explained by Semiconductor History Museum



萩原良昭(AIPS)

Proc. of the International Conference on Electrical, Computer and Energy Technologies (ICECET) 9-10 December 2021, Cape Town-South Africa

Invention and Historical Development Efforts of Pinned Buried Photodiode



Fig. 5 The N+N-P+NP-N triple junction Pinned Photodiode which is a reproduction of a figure drawn in Japanese patent application JPA1975-127646.

Fig. 6 The N+N-P+N double junction Pinned Photodiode which is a reproduction of a figure drawn in Japanese patent application JPA1975-127647.

1975年の特許出願は日本語で記載されたものである。IEEEの国際学会などの、英語圏の学会では まったくその発明の内容を紹介していなかった。2021年12月になり、初めて、英語圏の学会で 詳細に、「残像のないVOD付きのPinned Photodiodeの発明者は萩原だ」と説明した。

萩原良昭(AIPS)

(i+1)

Metal

SiO2

-

P

Light

Proc. of the International Conference on Electrical, Computer and Energy Technologies (ICECET) 9-10 December 2021, Cape Town-South Africa

Pinned Buried PIN Photodiode Type Solar Cell



Yoshiaki Hagiwara

5) かつ残像のない特性をつ、 超短波長光感度特性を持ち((1) Anti-blooming機能を持ち(6) 受光表面がピン留めされた 2) Pinned Photodiodeを1975年 3 電子シャッター機能を持ち にもとSonyの萩原は発明した。 **Global Shutter機能をち** (4)

この受光構造を超光感度の新型太陽電池として開発し将来の 日本の半導体電子デバイス産業の、「日本の産業のコメ」と して育て、発展されて日本のエネルギ対策に貢献したいです。

P+PN-PP+接合型太陽電池の提案 Wikipedia は「萩原が Pinned Photodiodeの発明者だ」と知られていると記載している。



取得。^[2] 1974年の結婚を機に萩原姓となる。

萩原良昭(AIPS)

https://ja.wikipedia.org/wiki/萩原良昭



萩原良昭(AIPS)

お知らせ バグの報告	人物・来歴 [編集]
^{奇付} ウィキペディアに関す るお問い合わせ	1971年にカリフォルニア工科大学で電子工学と物理学の学位を取得、1972年に修士号、1975年に博士号(Pf.D.)をCarver Meadの指導の下 取得。 ^[2] 1974年の結婚を機に萩原姓となる。
ソール リンク元 関連ページの更新状況 ファイルをアップロー	2001年にはIEEEのフェローに、また2004年にはソニー・フェローに任命される。 その主たる業績は1975年の、ソニーで "hole accumulation device (HAD)" と名付けられたpinned photodiodeを始めとする固体撮像素子の分野での独創的な研究であった。 1983年に初めて一般市場で発売されたCCDビデオ・カメラ CCD-G5 は1981年に開発・試作された萩原の発明に基づくものであった。 ^[3]
特別ページ この版への固定リンク ページ情報 このページを引用	脚注・参照 [編集] 1. ^ 「埋め込みフォトダイオード」とも。電子情報通信学会知識ベース 4編 画像入力とカメラ 1-3 CCD (執筆) 山田哲生 (パナソニック) [2. ^ <i>The Big T</i>]]. California Institute of Technology. (1971). p. 94
フィキデータ項目 回縮URL	 A Hagiwara, Yoshiaki (2001). "Microelectronics for Home Entertainment" . The Computer Engineering Handbook. CRC Press. p. 41-6. ISBN 978-0-8493 0885-7
10刷/書き出し ブックの新規作成 PDF 形式でダウンロー PP刷用バージョン 地言語版	JPA1976-65707 (Patent No. 7596795, filed on June 9, 1975, Netherland) on Buried Photodiode with Floating Empty Potential Well. http://www.aiplab.com/JPA_1975_134985_on_PPD_with_VOD.html Y. Hagiwara, Motoaki Abe and Chikara Okada,"A 380H X 488V CCD Imager with Narrow Channel Transfer Gates", Proceeding of the 10th Conference on Solid StateDevices, Tokyo 1978.

• デジタル回路の世界単行本の

<u>戦後日本のイノベーション100選 イメージセンサー(CCD・CMOS) (jiii.or.jp)</u>

http://www.koueki.jiii.or.jp/innovation100/innovation_detail.php?eid=00059&test=open&age

概要 発明協会は「1979年に寺西が Pinned Photodiodeを発明した」と断定している。

撮像デバイスの研究開発は、19世紀後期のテレビジョン研究がスタートである。機械式、撮像管、固体撮像素子(以下 「イメージセンサー」と呼ぶ)と発展し、社会に大きなインパクトを与えつつ、大きく発展してきた。

真空管の一種である撮像管は、サイズが大きい、割れ物である、消費電力が大きい、画像にゆがみがある、高価である、などの欠点があり、固体化が望まれていた。1960年代半ばにイメージセンサーの開発がスタートした。そのときは、MOS (Metal Oxide Semiconductor)型が中心であった。

1970年にBoyleとSmith(当時Bell研究所)がCCD(Charge-Coupled Device、電荷結合素子)を発表した¹。構造が 単純であり、イメージセンサーのような大規模なアレイ構造を製造するのに適していること、矢継ぎ早にCCDに改善が 加えられたことから、イメージセンサー開発の中心はCCDになった。1970年後半からは開発の中心は日本に移った。 1978年、山田哲生(当時 東芝)は、強い光が入射したときに縦線の偽信号を発生させるブルーミングを抑制する縦型オ -バーフロードレイン構造を発明した²。1979年には寺西信一(当時 NEC)が、白傷や暗電流を大幅に低減し、残像や 転送ノイズを解消する埋込フォトダイオード(Pinned Photodiode)を発明した³。これらの結果、CCDはまずムービ ーを、引き続きコンパクトデジタルスチルカメラを主な市場として量産されていった。

1990年代になると、CMOSの微細化が進み、4個ほどのトランジスターを画素内に配置することが可能になり、さらに は、埋込フォトダイオードをCMOSイメージセンサーに適用することでCCDと同等以上の低ノイズが達成でき、世界の 多くの機関で熱心に開発が進められた。2000年に米田智也ら(当時 キヤノン)が、強い光が入射したときに発生するシ ェーディングを抑制する構造を発明した⁴。2001年に鈴木亮司ら(当時 ソニー)が、裏面照射型に関する発明をした⁵。 これらの技術開発によりCMOSイメージセンサーが主役になり、低消費電力という特性のお陰もあり、携帯電話に搭載さ れ、生産量を爆発的に増加させていった。2010年に梅林拓ら(当時 ソニー)が、イメージセンサーに画像処理回路を積 層する構造を発明し⁶、高速化と多機能化を飛躍的に推し進めた。

2014年には携帯電話用を中心に約38億個もの生産が行われた。パソコンカメラ、デジタルスチルカメラ、ゲームなど のコンシューマー用途、監視用、車載用、放送用カメラなどの社会インフラとして、さらには医療、科学用などあらゆる ところでイメージセンサーが使われるようになった。 イメージセンサー (CCD・CMOS)

概要 イノベーションに至る経緯 発明技術開発の概要 主な受賞歴 参考文献等

参考文献等

 W. S. Boyle and G. E. Smith [Charge Coupled Semiconductor Devices], The Bell System Technical Journal, vol.49 (1970) pp.587-593

2. 山田哲生「固体操像装置」特開昭54-95116、1978年1月13日出願

3. 寺西信一 外「固体撮像装置」特開57-62557、1980年10月2日出願

4. 米田智也 外「固体撮像装置」特閣2001-230400、2000年11月30日出職

5. 鈴木亮司 外「X-Yアドレス型固体撮像震子およびその製造方法」特徴2003-31785、2001年7月11日出職

6. 梅林拓 外「半導体装置とその製造方法、及び電子機器」特開2015-65479、2010年1月22日原出積

CCD撮像素子(ICX008)

萩原がSONY現役時代に設計したCCD CHIP

(画像提供:ソニー)

<u>戦後日本のイノベーション100選 イメージセンサー(CCD・CMOS) (jiii.or.jp)</u>

http://www.koueki.jiii.or.jp/innovation100/innovation_detail.php?eid=00059&test=open&age

概要 発明協会は「1978年に山田が VODを発明した」と断定している。

撮像デバイスの研究開発は、19世紀後期のテレビジョン研究がスタートである。機械式、撮像管、固体撮像素子(以下 「イメージセンサー」と呼ぶ)と発展し、社会に大きなインパクトを与えつつ、大きく発展してきた。

真空管の一種である撮像管は、サイズが大きい、割れ物である、消費電力が大きい、画像にゆがみがある、高価である、などの欠点があり、固体化が望まれていた。1960年代半ばにイメージセンサーの開発がスタートした。そのときは、MOS (Metal Oxide Semiconductor)型が中心であった。

1970年にBoyleとSmith(当時Bell研究所)がCCD(Charge-Coupled Device、電荷結合素子)を発表した¹。構造が 単純であり、イメージセンサーのような大規模なアレイ構造を製造するのに適していること、矢継ぎ早にCCDに改善が 加えられたことから、イメージセンサー開発の中心はCCDになった。1970年後半からは開発の中心は日本に移った。 1978年、山田哲生(当時 東芝)は、強い光が入射したときに縦線の偽信号を発生させるブルーミングを抑制する縦型オ -バーフロードレイン構造を発明した²。1979年には寺西信一(当時 NEC)が、白傷や暗電流を大幅に低減し、残像や 転送ノイズを解消する埋込フォトダイオード(Pinned Photodiode)を発明した³。これらの結果、CCDはまずムービ ーを、引き続きコンパクトデジタルスチルカメラを主な市場として量産されていった。

1990年代になると、CMOSの微細化が進み、4個ほどのトランジスターを画素内に配置することが可能になり、さらに は、埋込フォトダイオードをCMOSイメージセンサーに適用することでCCDと同等以上の低ノイズが達成でき、世界の 多くの機関で熱心に開発が進められた。2000年に米田智也ら(当時 キヤノン)が、強い光が入射したときに発生するシ ェーディングを抑制する構造を発明した⁴。2001年に鈴木亮司ら(当時 ソニー)が、裏面照射型に関する発明をした⁵。 これらの技術開発によりCMOSイメージセンサーが主役になり、低消費電力という特性のお陰もあり、携帯電話に搭載さ れ、生産量を爆発的に増加させていった。2010年に梅林拓ら(当時 ソニー)が、イメージセンサーに画像処理回路を積 層する構造を発明し⁶、高速化と多機能化を飛躍的に推し進めた。

2014年には携帯電話用を中心に約38億個もの生産が行われた。パソコンカメラ、デジタルスチルカメラ、ゲームなど のコンシューマー用途、監視用、車載用、放送用カメラなどの社会インフラとして、さらには医療、科学用などあらゆる ところでイメージセンサーが使われるようになった。 イメージセンサー (CCD・CMOS)

概要 イノベーションに至る経緯 発明技術開発の概要 主な受賞歴 参考文献著

参考文献等

 W. S. Boyle and G. E. Smith [Charge Coupled Semiconductor Devices], The Bell System Technical Journal, vol.49 (1970) pp.587-593

2. 山田哲生「固体操像装置」特開昭54-95116、1978年1月13日出願

3. 寺西信一 外「固体撮像装置」特開57-62557、1980年10月2日出願

4. 米田智也 外「固体撮像装置」特閣2001-230400, 2000年11月30日出職

5. 鈴木亮司 外「X-Yアドレス型固体撮像震子およびその製造方法」特徴2003-31785、2001年7月11日出職

6. 梅林拓 外「半導体装置とその製造方法、及び電子機器」特開2015-65479、2010年1月22日原出積

CCD撮像素子(ICX008)

萩原がSONY現役時代に設計したCCD CHIP

(画像提供:ソニー)

<u>ccd</u> - Difference between Buried Photodiode and Pinned Photodiode - Electrical Engineering Stack Exchange <u>https://electronics.stackexchange.com/questions/83018/difference-between-buried-photodiode-and-pinned-photodiode</u>

ELECTRICALENGINEERING「萩原が Pinned Photodiodeの発明者だ」と断定している。 Difference between Buried Photodiode and Pinned Photodiode

A pinned PD is by necessity a buried PD, but not all buried PD's are pinned. The first Pinned PD was invented by Hagiwara at Sony and is used in ILT CCD PD's, these same PD's and the principles behind this complete transfer of charge are used in most CMOS imagers built today.

You can get surface state pinning from the dangling Si/SiO2 bonds providing trapping centers. A buried PD (Photodiode) has a shallow implant that forces the charge carriers away from these surface traps. The Si/SiO2 surface contributes to increased leakage (dark current) and noise (particularly 1/f noise from trapping/de-trapping). So confusingly a buried PD avoids pinning of the fermi-level at the surface.

I've edited this Answer to acknowledge Hagiwara-san's contribution. It has long been incorrectly attributed to Teranishi and to Fossum (in CMOS image sensors)

"The first Pinned Photodiode was invented by Hagiwara at Sony." "It has long been incorrectly attributed to Teranish and to Fossum."

<u>ccd</u> - Difference between Buried Photodiode and Pinned Photodiode - Electrical Engineering Stack Exchange <u>https://electronics.stackexchange.com/questions/83018/difference-between-buried-photodiode-and-pinned-photodiode</u>

ELECTRICALENGINEERING「萩原が Pinned Photodiodeの発明者だ」と断定している。 Difference between Buried Photodiode and Pinned Photodiode

A pinned PD is by necessity a buried PD, but not all buried PD's are pinned. The first Pinned PD was invented by Hagiwara at Sony and is used in ILT CCD PD's, these same PD's and the principles behind this complete transfer of charge are used in most CMOS imagers built today.

You can get surface state pinning from the dangling Si/SiO2 bonds providing trapping centers. A buried PD (Photodiode) has a shallow implant that forces the charge carriers away from these surface traps. The Si/SiO2 surface contributes to increased leakage (dark current) and noise (particularly 1/f noise from trapping/de-trapping). So confusingly a buried PD avoids pinning of the fermi-level at the surface.

I've edited this Answer to acknowledge Hagiwara-san's contribution. It has long been incorrectly attributed to Teranishi and to Fossum (in CMOS image sensors)

"The first Pinned Photodiode was invented by Hagiwara at Sony." "It has long been incorrectly attributed to Teranish and to Fossum."

- (1) <u>P2019_3DIC2019_Paper_on_3D_Pinned_Photodiode_6_pages.pdf</u>
- (2) <u>P2020_EDTM2020_PaperID_3C4_by_Hagiwara_4_pages.pdf</u>

EDTM2020_Paper_on_the P+PN+P Junction Pinned Photodiode and Schottky Barrier Photodiode.html

(3) <u>P2021_IJSSA2021_Paper_20210616_on_Electrostatic_and_Dynamic_Analysis_of_Pinned_Photodiodes.pdf</u>

P2021_IJSSA2021_Paper_20210616_on_Electrostatic_and_Dynamic_Analysis_of_Pinned_Photodiodes.html

(4) <u>P2021_ICECET2021_Paper61.pdf</u>

P2021_ICECET2021_Paper61_html

(5) **P2021ICECET2021_Paper75.pdf**

P2021_ICECET2021_Paper75_html



Figure 26. Photo Energy Spectrum of Sun Light and Light Penetration Depth of Silicon Crystal.



Figure 27. Barrier Potential and Barrier Width of P+P Doping Profile.



Figure 28. Barrier Potential and Barrier Width of P+P Single Gaussian Doping Profile.



Figure 29. Barrier Potential and Barrier Width of P+P Double Gaussian Doping Profile


Step 1 Start with a very high resistivity P-- Wafer



Step 2 Form the buried N- charge collecting region (MASK01)



Step 3 Form the buried N+ Photo Charge Storage Region (MASK02)



Step 4 Etch the silicon wafer with KOH (MASK03)



Step 5 Form the P surface region



Step 6 Form the P+ heavily doped pinned surface region (MASK04) Note that the N- buried region must be completely depleted.



Step 7 Form the surface oxide layer



Step 8 Form the P+ heavily doped regions at the wafer edge and the wafer back side. Note that the N- buried region must be completely depleted.



Step 9 Form the contact windows (MASK05)



Step 10 Form the metal wirings (MASK06)







P2021_IJSSA2021_Paper_20210616_on_Electrostatic_and_Dynamic_Analysis_of_Pinned_Photodiodes.html



Figure 16. The Spectral Response and Signal Outputs reported in Hagiwara SSDM1978 Paper [6-7] showing the No Image Lag Feature.

[9] Yoshiaki Hagiwara, Motoaki Abe and Chikara Okada, "A 380H X 488V CCD Imager with Narrow Channel Transfer Gates", Proceeding of the 10th Conference on Solid State Devices, September 1978, Tokyo Japan, Japanese Journal of Applied Physics, Volume 18 Sup 18-1, pp. 335-340 November 1979.

(3) <u>P2021_IJSSA2021_Paper_20210616_on_Electrostatic_and_Dynamic_Analysis_of_Pinned_Photodiodes.pdf</u>

P2021_IJSSA2021_Paper_20210616_on_Electrostatic_and_Dynamic_Analysis_of_Pinned_Photodiodes.html



Figure 38. Sony Dream Robot AIBO ERS-210 and SDR-3.

[18] Yoshiaki Hagiwara, "Home Electronics for Entertainment", an invited talk at ESSCIEC2001, Villach, Austria, September 2001

(3) <u>P2021_IJSSA2021_Paper_20210616_on_Electrostatic_and_Dynamic_Analysis_of_Pinned_Photodiodes.pdf</u>

P2021_IJSSA2021_Paper_20210616_on_Electrostatic_and_Dynamic_Analysis_of_Pinned_Photodiodes.html



Figure 39. PS3 Cell / B. E. and Toshiba Spurs Engine.

[19] Yoshiaki Hagiwara, "SOI Cell Processor and Beyond", an invited talk at ESSCIRC2008, Edinburgh, Scotland, U.K. September 2001

128-Bit Multicomparator Chip designed by Caltech Students and fabricated by Intel. Ref: IEEE Journal of Solid State Circuits, VOL.SC11, No.4, October 1976

THER THURSAL OF BOLID STATE CONTACTS, YES, NO. 1, NO. 1, OCTOBER 1478

128-Bit Multicomparator

CARVER & MEAR, RICHARD D. PASELEY, WINNER, 1818, LEB IS BRITTON, YORKARJ T. DALMON, AND STIFWART F. SANDO, IS, WINNER, 1918

Alternet - A 118-bit stationerpaids was designed to perform the build-wild function on additional length into takings. Design reaches annucled for integer black lengths or provided for integerited, weatwhich argumentees. The special configuration of Sphere constructions shall replace cell for deal building and a series gated conception of the deal baseline. The contrast from The compare consultant is preformed by possible functions from their transmission of the preformed by possible functions was the transmission of the preformed by possible functions was functioned a "long" explane while a fight "weak" explores manning and a compare consultant is preformed by possible functions was been and a "long" explores that a fight "weak" explores manning and a compare science of the fight is the contrast of the second state of the fight the second part means make anothermation of the base from states. The state of the state is state in manne of a billing have been states. The state of the possible state in manne of a billing have been states. The state of the state of the state is the state of the state state of the state of the state is the state of the state state of the state of the state is the state of the state of the state state of the state of the state of the state is the state of the state state of the state of





Fig. 3. Body Copies of and Street Main





Prof. C. A. Mead and Yoshiaki Daimon Hagiwara working on the silicon chip design at Caltech in 1972



128-bit Multicomparator chip, designed by Hagiwara in 1972-1973 and fabricated by Intel PMOS process.

128-Bit Multicomparator Chip designed by Caltech Students and fabricated by Intel. Ref: IEEE Journal of Solid State Circuits, VOL.SC11, No.4, October 1976 Dr. Yoshiaki Hagiwara at Sony Caltech Graduate, 1975



Yoshiaki Hagiwara was born in Kyoto, Japan, on July 4, 1948. He received the B.S., M.S., and Ph.D. degrees from the California Institute of Technology, Pasadena, in 1971, 1972, and 1975, respectively.

Since 1967, he has served several research groups in the Institute. He worked as a Data Processor in hydraulics from 1967 to 1969, engaging in the analysis of the pressure distribution of solitary waves, the influence of the geological features of a harbor upon the in-

duced standing-wave amplitude in the harbor, and the diffusion mechanism of polluted objects in moving fluids. From 1969 to 1971, he worked as an Experimentalist in the Material Science Department and studied the switching and other electronic properties of newly developed amorphous alloys from the low temperature of 4 K to room temperature. From 1971 to 1975 he was a Research and Teaching Assistant both in the Electrical Engineering and Physics Departments at the California Institute of Technology. In the summer of 1971 and 1973, he visited Sony Corporation, Tokyo, Japan, as a Product-Appraisal Engineer at the Atsui plant and engaged in developments and applications of bipolar technologies in video and power integrated circuits. He is presently with the Sony Corporation, Tokyo, Japan. His interests lie in the areas of digital and linear integrated circuit designs, the physics of microelectronics, and artificial intelligence.

(3) <u>P2021_IJSSA2021_Paper_20210616_on_Electrostatic_and_Dynamic_Analysis_of_Pinned_Photodiodes.pdf</u>

P2021_IJSSA2021_Paper_20210616_on_Electrostatic_and_Dynamic_Analysis_of_Pinned_Photodiodes.html



Figure 40. Artificial Intelligence supported by Left and Right Brains. See http://www.aiplab.com



Sony Family Journal 2003 January Issue, No.142/Vol.27

Yoshiaki Hagiwara was born on July 4, 1948 in Kyoto Japan. Graduated from Murasaki-no Elementary School in 1958. Lady Murasaki Shikibu is very famous as the writer of the story of Genji. Graduated from Rakusei Middle High School in 1961. Moved to Riverside-city in California USA in 1965 and graduated from Riverside City Polytechnique High School in 1967. Lived in Pasadena California since 1967 and received BS1971, MS1972 and PhD1975 in Electrical Engineering and Physics from California Institute of Technology (Caltech) . Joined Sony on February 1975 till July 2008. Taught at Sojo University as a professor till 2017. He is now serving for the ssis.or.jp.

Artificial Intelligent Partner System(AIPS) Home Page Top hagiwara-yoshiaki@aiplab.com

Hello, my name is Yoshiaki Hagiwara. I am also called simply as Yoshi, and as Yoshiaki Daimon and also as Yoshiaki Daimon-Hagihara. I believe that I am the true inventor of the digital camera with the mechanical shutter function capability, which is completely filmless and free from mechanical parts. I worked at Sony from 1975 till 2008. My friends in Sony developed the digital camera in 1987. Sony is now enjoying image sensor business. Image sensors are very important to realize Artificial Intelligent AI robots and self-driving cars.



Evidence that Yoshiaki Hagiwara is the inventor of Pinned Buried Photodiode with in-pixel overflow Drain (VOD) function is given by the three basic Japanese Patent Applications, JPA1975-127646, JPA1975-127647 and JPA1975-134985.

Hagiwara also invented the in in-pixel Overflow Drain (OFD) Punch-thru Clocking Scheme to realize the completely-mechanical-part-free Electrical Shutter for digital cameras, opening a way to realize our modern digital TV world.

Evidence that Yoshiaki Hagiwara is the inventor of Electrical Shutter is given by the basic Japanese Patent Applications, JPA1977-126885.

The first Double Junction Pinned Buried Photodiode was developed by Hagiwara team at Sony in 1978. The first Triple Junction Pinned Buried Photodiode with Electrical Shutter function was developed by Hamazaki team at Sony in 1987.

Yoshiaki Hagiwara joined Sony in Feb 1975 to build Artificial Intelligent Partner System(AIPS), which includes Artificial Intelligent Robot System, Artificial Intelligent Self-Driving Car, and Artificial Intelligent Vision Sensor System. His first work was developing the CCD image sensors. Hagiwara Team at Sony in 1989 developed 4M Cache SRAM for SNAPSHOT picture acquisition which opened a way to build the digital camera system. Hagiwara is also the inventor of the electrical shutter of the digital camera system. 受光表面P+層と裏面のP+層の両面がピン留め接地された、P+PNPP+接合型新型太陽電池の提案



太陽光の波長スペクトラム



受光表面P+層と裏面のP+層の両面がピン留め接地された、P+PNPP+接合型新型太陽電池の提案



太陽電池の変換効率の限界

変換効率は、使用される半導体材料が吸収できる太陽光の波長領域と、PN接合の空乏層領域での 吸収量で求まります。シリコン結晶では、波長が 0.29 µmから 1.20 µm までの太陽光を吸収でき ます。Single PN 接合型での変換効率の限界理論値は 28% です。実際には20%程度です。その 理由は(1)受光面での反射や(2)受光表面再結合や(3)PN接合の空乏層内での結晶欠陥による再結合 や(4)裏面再結合などが生じ、光電変換された光電子とホールのペアが再結合し無駄になる為です。



Step 10 Form the metal wirings (MASK06)







萩原良昭(AIPS)

題目: 人工知能ロボットを支える、超光感度の賢い電子の目を太陽電池に応用する



両者とも光エネルギー(情報)を電気エネルギー(情報)に変換する半導体 素子である。一方、色再現豊かな映像の実現の為には短波長青色感度特性は 不可欠である。また太陽光には短波長エネルギー成分が豊富である。しかし 短波長青色光は半導体結晶体内を透過する深度が非常に浅い。従来構造の 受光面(N+)が浮遊状態にある N+P 接合型の受光素子では受光表面の近傍の 電位は平坦となる。従って、受光表面には電界がない。半導体結晶体の表面 近傍では、せっかく光電変換して生じた光電子とホールのペアであるが電界 が不在である為に、光電子とホールのペアは分離移動することができない。 その場にとどまり遂は再結合して熱となり無駄になっているのが現状である。





萩原良昭(AIPS)

題目: 人工知能ロボットを支える、超光感度の賢い電子の目を太陽電池に応用する

概要

One Unit Cell of P+PN-PP+ junction type Solar Cell, which can be connected in series. JPA2020-131313 by Hagiwara,

1975年に萩原良昭が発明(JPA1975-127646,JPA1975-127647,JPA1975-134985 考案した超光感度のイメージセンサーの受光素子構造は、Double 接合型の 受光素子である。通称、Pinned Photodiodeと呼ばれる受光素子である。 短波長青色光に対する感度特性が優れている事が知られているが、その受: 素子構造を太陽電池の光電変換効率向上のために採用することを提案する。





萩原良昭(AIPS)

(b)

題目: 人工知能ロボットを支える、超光感度の賢い電子の目を太陽電池に応用する

概要

1975年に萩原良昭が発明(JPA1975-127646,JPA1975-127647,JPA1975-134985) 考案した超光感度のイメージセンサーの受光素子構造は、Double 接合型の 受光素子である。通称、Pinned Photodiodeと呼ばれる受光素子である。 短波長青色光に対する感度特性が優れている事が知られているが、その受光 素子構造を太陽電池の光電変換効率向上のために採用することを提案する。





Digital CMOS image sensor

with highly sensitive and no image lag Hagiwara Diode (pinned photo diode) We need also an AD convertor absolutely !!!



But we still need Hagiwara Diode to achieve high sensitivity and no image lag.

④ ▷ ⊘ ⓑ ⑨ …

受光表面P+層と裏面のP+層の両面がピン留め接地された、P+PNPP+接合型新型太陽電池の提案



Single 接合のダイオードの基本構造と動作原理



Single 接合型太陽電池の基本構造と動作原理






太陽電池の変換効率の限界

変換効率は、使用される半導体材料が吸収できる太陽光の波長領域と、PN接合の空乏層領域での 吸収量で求まります。シリコン結晶では、波長が 0.29 µmから 1.20 µm までの太陽光を吸収でき ます。Single PN 接合型での変換効率の限界理論値は 28% です。実際には20%程度です。その 理由は(1)受光面での反射や(2)受光表面再結合や(3)PN接合の空乏層内での結晶欠陥による再結合 や(4)裏面再結合などが生じ、光電変換された光電子とホールのペアが再結合し無駄になる為です。



Triple 接合型のWide Band Gap 化合物半導体の太陽電池への応用で光電変換効率MAX~39%達成実績がある



P+PN-PP+接合型太陽電池の提案



Digital CMOS image sensor

with highly sensitive and no image lag Hagiwara Diode (pinned photo diode) We need also an AD convertor absolutely !!!



But we still need Hagiwara Diode to achieve high sensitivity and no image lag.

④ ▷ ⊘ ⓑ ⑨ …

受光表面P+層と裏面のP+層の両面がピン留め接地された、P+PNPP+接合型新型太陽電池の提案



Silicon crystal with the bandgap of 1.1 eV has a very short light penetration depth (LPD), which is about 0.1 μ m. Technically, it is impossible to form a shallow PN junction at the silicon surface at that shallow depth. So, the energy component of the short wave blue light is absorbed and wasted as heat. That is why a wide band semiconductor multi-junction type solar cell was desired and developed, such InGaP/GaAs/InGaAs by Sharp and AlGaInP/GaAs/Ge by Spectrum Lab. However they are very costly.



The P+PNPP+_Double_Junction_Solar_Cell_invented_by_Hagiwara_in_2020 may give the right solution.

Solar Energy Conversion Apparatus reported and explained in USP2780765 in 1954



Solar Cell with 4 % efficiency by G. L. Pearson et al in 1954 "Beginning era a new era, leading eventually to the realization one of mankind's most cherished dreams the harnessing almost limitless energy of sun for the use of civilization."

Original Solar Cell reported in 1954

D. M. Chapin, C. S. Fuller and G. L. Pearson, Journal of Applied Physics, 25, (1954)

More detailed analysis given by Morton. B. Prince, Journal of Applied Physics, (1955) 534

M. Wolf, "Historical Development of Solar Cells", Proceedings of the 25th Power Source Symposium, (1972) 120 Herbert KroemerはBaseの不純物濃度に勾配をつけた Drift Field Transistor を開発した。 さらにヘテロ接合半導体素子の優れた性能を世界で初めて指摘した。





Back Surface Field Silicon Solar Cell の発明

受光表面 (N+ またはP+)が浮遊状態にある、古典的な (N+PまたはP+N) single 接合型のSolar Cell の量子効率は 5%程度だった。1963年に M. Wolf *は そこで裏面にPP+ または NN+ の不純物濃度勾配をつけて、 Band Gap の Bending 効果を利用して、Drift 電界を形成する事により、 裏面の再結合を抑圧し、光起電力効果を高める事を 提案した。

Cell 内部で発生した Carrier の外部電極端子への流れを助け る事により裏面での再結合を小さくし、量子効率が高い太陽 電池構造として注目された。その結果、金属端子と半導体と の間の抵抗値をゼロとし導通性を高めた。その後多くの研究 者により、N+PP+またはP+NN+のSingle 接合型の Solar Cell の理論考察と特性改善が進んだ。現在では、Band Gap のトンネル効果によるオーミク・コンタクトとして理解され 広く集積回路での金属配線コンタクトとして応用されている。

*M. Wolf, Proc. IEEE, 51 (1963) 674

Solid-State Electronics

Volume 24, Issue 12, December 1981, Pages 1161-1165



Theory of back surface field silicon solar cells S.R. Dhariwal, Arun P. Kulshreshtha

Back surface field silicon solar cells with n^+pp^+ (or sometimes p^+nn^+) structures are found to have better characteristics than the conventional solar cells. The existing theories have not been able to satisfactorily predict the experimentally observed parameters on these cells. A theory, based on the transport of both minority and majority carriers under the charge neutrality condition, has been developed in the present paper which explains the behavior of the back surface field solar cells. Good agreement is achieved between the results obtained by using this theory and the experimental observations of earlier workers.

裏面にP+層を設けるメリット

熱平衡状態では 電子とホールの密度の積は一定である。 濃度の濃い P+拡層領域内では ホールの密度は P+とほぼ 等しい。高電位電子の密度は (P/P+) で減少する。再結合 リーク電流が減る。 Solar Cell の量子変換効率を向上する。 Solar Cellに寄与する電子は、PN 接合バリアを登れない、 低電位電子、運動エネンルギーの小さな静かな電子である。

https://www.sciencedirect.com/science/article/abs/pii/0038110181901854

P+P-N-P-P+ Double Junction type Solar Cell invented and defined in JPA2020-131313 by Hagiwara(AIPS)

The surface P+P doping variation creates the Surface Barrier Drift Field, helping the separation of photo electron and hole pairs, enhancing the short-wave blue light sensitivity.



Backside Storage and Outlet NN+ region can be made small which does not contribute Photo Charge Separation.

See ICECET2021_Paper61_html and ICECET2021_Paper75_html

受光表面P+層と裏面のP+層の両面がピン留め接地された、P+PNPP+接合型新型太陽電池の提案 仕様:B5判上製 (9) double 接合型の新型太陽電池の構造とその動作原理 475ページ 詳細は青山社出版の人工知能パートナーシステム(AIPS)を支える「デジタル回路の世界」に記載。 ISBN978-4-88359-339-2 https://www.seizansha.co.jp/ISBN/ISBN978-4-88359-339-2.html 発行日:2016/03/01 https://www.seizansha.co.jp/ 人工知能パートナーシステム(APS)を支える デジタル回路の世 デジタル回路の世界 ----IEEE Life Fellow, Ph.D. 萩原 良昭 著 ISBN978-4-88359-339-2 B5判 上製 475百 定価(本体9,000円+税)

未来の人間社会には人工知能パートナーシステム(AIPS)とも言える人間にやさしい支援システム が出現すると期待している。AIPS搭載の自動走行車や老人介護システム、人間型歩行ロボットや ロボット・ハウスなどである。そこで本書では、そのAIPSを支える「デジタル回路の世界」と題し、 ハードとソフトの両面で、人とコンピュータをつなぐデジタル技術について紹介している。図や絵をた くさん用意して、基礎からやさしく解説している。 Thank You!

IEEE Life Fellow, Ph.D., 工学博士

崇城大学 理事長付き 特任教授