

HOME	ようこそ	業界動向	応用製品	黎明期の人々
集積回路	個別半導体他	プロセス技術	パッケージング	装置・材料

1975～1985年 イメージセンサ用フォトダイオードの改良 (ソニー、日立、NEC、東芝)

～個別半導体・他～

半導体イメージセンサでは受光素子にフォトダイオードが用いられる。1987年、ソニーは現在ピン留めフォトダイオード(Pinned Photodiode)と呼ばれている受光素子(ソニーはこのフォトダイオードをHAD : Hole Accumulation Diodeと呼んだ)を用いた2/3インチ38万画素IT(Interline Transfer)-CCDイメージセンサを搭載した、8ミリVTR一体型ビデオカメラ「CCD-V90」を発表した^{【1】}。1990年頃になって、パスポートサイズなどの呼称のさらに小型の携帯型VTR一体ビデオカメラの時代になり、小型(1/2インチ型以下)で高画素数(40万画素以上)のCCDイメージセンサが要求されるようになり、ピン留めフォトダイオードがメーカー各社で本格的にCCDイメージセンサに採用されるようになった^{【2】}。1995年にはKodakによってCMOSイメージセンサにも採用された。ピン留めフォトダイオードはCCD/CMOSイメージセンサ共通の受光素子となった。このピン留めフォトダイオード(別名:埋め込みフォトダイオード)の標準化技術は1980年前後のフォトダイオードの活発な改良提案によって確立された。

ピン留めフォトダイオードは図1に示すように、N層全体をP層で覆い、受光面のP層を高濃度P⁺にしたフォトダイオードである。この構造では、受光面のP⁺表面が基板電位にピン留めされるため、1984年にKodakによってピン留めフォトダイオードと命名された。高感度受光、広いダイナミックレンジに加えて、残像の発生もなく、受光表面のGRセンターの影響低下による暗電流・白傷の大幅低減などの特長があり、イメージセンサ用フォトダイオードとして極めて優れた性能を有する。

1975年、ソニーからPNPトランジスタを受光素子とする提案がなされた^{【3】}。受光部をP⁺層(エミッタ)にすることにより従来のフォトダイオードのように表面電位を制御するセンサー電極で受光面全面を覆う必要をなくし、受光感度を大幅に向上することを目的とした。受光部表面をP⁺層にするピン留めフォトダイオードの基本となる提案であった。

続いてフォトダイオードの受光面P⁺層を基板電位にする提案が日立とソニーからなされた。日立からは1977年、表面高濃度P⁺層をP型基板(ウエル)に接続し基板と同じ電位にピン留めすることで電荷蓄積容量を増加し、フォトダイオードのダイナミックレンジを広げる構造が提示された^{〔4〕}。またソニーは1978年、同じ構造のフォトダイオードを用いたFT(Frame Transfer)-CCDイメージセンサを発表した^{〔5〕}。それを発展させた2/3インチ型28万画素FT-CCDイメージセンサを用いた、VTR一体型カラームービカメラの試作に、世界ではじめて1981年に成功した^{〔6〕}。

1977年に東芝は、残像低減と受光感度の向上のため、PN接合フォトダイオードの電荷蓄積N層を、完全に空乏化する不純物濃度と厚さにすることを提案した^{〔7〕}。1980年にNECは、表面高濃度P⁺層を基板電位にピン留めしたフォトダイオードのN層の電位と、外部回路への転送ゲートの電位の関係の詳細に解析し、空乏化したN層の電位を転送ゲートのチャネル電位より所要値以上に高く保てるよう空乏化をすすめることで、信号電荷を完全に転送して残像の発生しない動作原理を提示した^{〔8・9〕}。このN層電位に注目したピン留めフォトダイオードの動作原理に基づく設計指針が広く研究され、今日のCCDやCMOSイメージセンサ用のピン留めフォトダイオードとして標準化された。

事実誤認(1) 蓄積電荷量を増加できたには シリコン表面に露出して Floating Surface の N+層が受光素子についているため、表面高濃度 P+層は蓄積電荷量を増加とはまったく関係ない。またこの日立の受光素子は残像がある受光素子であり、Pinned Photodiode ではない。SONY の 1978 年の P+NP 型受光素子とは異なる。

事実誤認(2) 1978 年の Sony の P+NP 型受光素子は世界ではじめての Pinned Photodiode の原理試作である。

事実誤認(3) いくら濃度を薄くしても受光面が Floating の NP 接合は原理的に残像が生じる。完全な誤解。

事実誤認(4) 1980 年 NEC 出願特許の受光表面は高度の P+領域ではない。実施例では表面が空乏化された場合も含む。表面が完全に外部電圧で固定ピン留めされる必要性の記述がない。Pinned Photodiode 特許ではない。

事実誤認(5) あたかもこの論文が世界で初めて解明したような調子で記載されているが、すでに萩原の 1975 年の 3 件の出願特許の実施図には、「空乏化した電荷蓄積層 (P) の電位を転送ゲートのチャネル電位より所要値以上に高く (深く) 保てるように完全空乏化することを実施図に SONY は JPA1975-127646 の実施図 7 で明示している。図は言葉や数式より、より直観に訴えて要点が誰でも理解できて、数式でだまされる事はない。

事実誤認(6) 順番として NEC の 1982 年の論文が発表されて世の中で CCD イメージセンサの開発が、特に Pinned Photodiode の開発が本命として世界的に活発になったとの記載であるが、これは事実誤認である。事実は、1970 年に CCD が発明されて最初は大容量メモリーへの応用が期待されたが、転送効率と消費電力の問題で CCD を使用することは断念された。しかし 1974 年 2 月に、当時 Caltech の PhD 学生だった萩原 (大門) が、ISSCC1974 の学会で、新しく考案された埋め込みチャネル型 CCD の転送効率が 99.999% に近い、「優れた“Five Nine の転送効率”を期待できる」との PhD 学生論文を発表した。SSCC1974 の会場にいた、CCD の発明者の Boyle&Smith のご本人とも初めてお会いし、握手感激でした。ほかにも、RCA の Kosonocky (1931-1996) 他、あきらめかけていた CCD 開発研究者から賞賛と激励を会場で受けた。一番萩原の学生論文に注目したのは当時 SONY アメリカの会長で、SONY の副社長だった岩間和夫氏でした。のちに日立の社長になった三田さんや、NEC の会長だった佐々木さんにも注目されたが、岩間和夫さんは San Diego 出張の帰りに、Pasadena 市にある萩原の母校 CALTECH に、後 1 年の PhD の学生だった萩原に、会いに来てくれました。SONY とは井深さんのご親族のご紹介で 1971 年と 1973 年の夏に SONY 厚木工場で実習しており萩原の事はご存じでした。Los Angeles の Little Tokyo の日本料理店「堀川」で鉄板焼きの夕食をご一緒しました。SONY 入社の公式役員面接でした。

続いてフォトダイオードの受光面P⁺層を基板電位にする提案が日立とソニーからなされた。日立からは1977年、表面高濃度P⁺層をP型基板(ウエル)に接続し基板と同じ電位にピン留めすることで 電荷蓄積容量を増加し、フォトダイオードのダイナミックレンジを広げる構造が提示された【4】。またソニーは1978年、同じ構造のフォトダイオードを用いたFT(Frame Transfer)-CCDイメージセンサを発表した【5】。それを発展させた2/3インチ型28万画素FT-CCDイメージセンサを用いた、VTR一体型カラームービカメラの試作に、世界ではじめて1981年に成功した【6】。

事実誤認(1)

事実誤認(2)


事実誤認(1) 蓄積電荷量を増加できたには シリコン表面に露出して Floating Surface のN⁺層が受光素子についているため、表面高濃度P⁺層は蓄積電荷量を増加とはまったく関係ない。またこの日立の受光素子は残像がある受光素子であり、Pinned Photodiode ではない。SONY の1978年のP+NP型受光素子とは異なる。

事実誤認(2) 1978年のSonyのP+NP型受光素子は世界ではじめてのPinned Photodiodeの原理試作である。

Koike Photodiode is **Not** Pinned Photodiode but with a **partially** Pinned Surface.

【4】 N. Koike, I. Takemoto. Japanese Patent JP1977—837

LOCOS process may have a large oxide stress and the surface dark current problem. Besides the LOCOS oxide side wall may have a low P⁺ concentration with a **RC delay problem**.



This photodiode is **NOT** Buried Photodiode. This is also **NOT** Pinned Photodiode because the buried N storage region is exposed to the semiconductor surface and becomes **floating**. The buried N storage region is not completely buried. The floating N region causes the serious **Image Lag problem**.

This photodiode was used for MOS image sensor with the overflow drain (OFD) function capability draining the excess charge to the output readout column data line by controlling the gate voltage of the charge transfer gate (CTG)

結論として、日立のJPA1977-837で提案している受光素子(受光表面が浮遊状態のもの)と、SONY(萩原)が開発に成功しSSDM1978の国際学会で発表し報告した受光素子(Pinned Photodiode)は、同一構造ではない。

事実誤認（６）半導体歴史館の記載はNECを過大評価している。「NECの1982年の論文が発表され、世の中で CCDイメージセンサの開発が、特にPinned Photodiodeの開発が本命として、世界的に活発になった」と半導体歴史館は記載している。1980年SONYのVTR一体化のCCDビデオムービーの開発にSONYが成功してマスコミに大々的に発表したことで、あきらめかけていた、CCDの有効性が再び見直されることになった。SONYとPhilipsは既に1975年の出願特許の中で PNPのDouble接合の受光素子の有望性を明示した。その内容を特許出願の中で開示している。Empty Potential Well の電位曲線を描くことにより、完全電荷転送が、埋め込みチャネル型CCDと同様に、期待される事を既に1975年に明示している。残像がない特性が期待される事を、Empty Potential Wellを実施図で描く事により明らかにしている。世界を当時リードしていた、SONY と Philips は、既に1975年に理解しており、その内容を、公にその事実を特許出願の形で開示していた。公開特許出願がその発明の証拠である。その証拠は特許出願の形で明示していた。学会での発表は多数の専門外の研究開発技術者や見識者が学習する場でもあるが、あえて詳細をSONY と Philips は、ライバル企業の追従を恐れて、素人さん向けには、詳細を報告し説明していなかった。NECは学会で5年後に同じ内容を、IEEEの英語圏で初めて詳細に報告したのは、社会貢献の意味でたいへん重要な貢献であるが、しかし、世界で初めて、残像特性の詳細を明らかにした事にはならない。NECは同然発明者でもない。

NEC の埋め込み Photodiode の出願特許は Pinned Photodiode ではない。

NEC Buried Photodiode 特許 JPA1980-138026

②特 願 昭55—138026

②出 願 昭55(1980)10月 2 日

特許請求の範囲


P基板

1. 第1導電型の半導体基板と、この基板の主面に形成され光の入射による信号電荷を蓄積する第1導電型と逆導電性の第2導電型の蓄積領域と、この蓄積領域に対応して設けられた信号電荷転送手段と、前記蓄積領域と前記信号電荷転送手段との間に設けられ前記蓄積領域から前記信号電荷転送手段への信号電荷の転送を制御するトランスファゲートとを有する固体撮像装置の単位セルにおいて、前記蓄積領域の表面の全面に前記第1導電型の表面層が設けられ、かつ前記蓄積領域が完全に空乏化するのに必要な前記基板と前記蓄積領域との間の逆バイアス電圧が3.0ボルト以下であることを満たすように構成されてなることを特徴とする固体撮像装置。

④ ⑤ ⑥ ⑦ ⑧ ⑨ ⑩ ⑪ ⑫ ⑬ ⑭ ⑮ ⑯ ⑰ ⑱ ⑲ ⑳ ㉑ ㉒ ㉓ ㉔ ㉕ ㉖ ㉗ ㉘ ㉙ ㉚ ㉛ ㉜ ㉝ ㉞ ㉟ ㊱ ㊲ ㊳ ㊴ ㊵ ㊶ ㊷ ㊸ ㊹ ㊺ ㊻ ㊼ ㊽ ㊾ ㊿

特許請求範囲の定義文には、受光表面のP層の記述がない。実施図の受光表面のP層と基板Pが同じ領域であるものと解釈できる。

Single 接合型の受光素子を含ませる為か、PNP接合の受光素子の構造定義とは限定していない。



埋め込みN層が完全空乏化させる。さらにその深さを30 volt 以下とする。

NECの埋め込みPhotodiodeの出願特許はPinned Photodiodeではない。

Philips社の1975年6月出願特許と同一の基板と抵抗RC遅延で導通した受光素子で受光表面にはRC遅延が生じて浮遊状態となる。

NEC の埋め込み Photodiode の出願特許は、受光表面が浮遊状態である。

②特 願 昭55—138026

②出 願 昭55(1980)10月 2 日

NECの埋め込みPhotodiodeの出願特許はPinned Photodiodeではない。


発明の詳細な説明

さらに第3図に示した実施例の場合、デバイス表面に設けられた酸化膜中や酸化膜表面上の浮遊電荷の影響が表面層のうちの空乏化していない表面付近でシードされ、蓄積領域1には及ばず、ロットやデバイス間での特性のばらつきが小さくなるという効果がある。またシリコンと酸化膜の界面付近が空乏化していないので、暗電流が小さいという効果もある。


④ ⑤ ⑥ ⑦ ⑧ ⑨ ⑩ ⑪ ⑫ ⑬ ⑭ ⑮ ⑯ ⑰ ⑱ ⑲ ⑳ ㉑ ㉒ ㉓ ㉔ ㉕ ㉖ ㉗ ㉘ ㉙ ㉚ ㉛ ㉜ ㉝ ㉞ ㉟ ㊱ ㊲ ㊳ ㊴ ㊵ ㊶ ㊷ ㊸ ㊹ ㊺ ㊻ ㊼ ㊽ ㊾ ㊿

図面の簡単な説明


第1図は固体撮像装置の模式的平面図、第2図と第3図はこの発明のそれぞれ異なる実施例において、蓄積領域を表面と垂直方向に見たときの電位分布を示した図である。



実施例（1）
受光面が空乏化している。受光面は浮遊状態にある。ピン留めされていない。これを実施例に含めることは受光面がピン留め固定される必要性を理解していない証拠である。



実施例（2）
受光面まで空乏層が到達していない。しかし、もっと深い電圧が印加された場合は図2と同じ状態になる。受光面は浮遊状態にあり、ピン留めされていない。



実は、SSDM1978 の萩原の論文で、PNP 接合型の受光素子の電荷転送効率は良好で 99.999%に近く完全電荷転送を実現していると報告している。これは残像のないことを意味する。また、CCD の出力は波形を明示して表面暗電流が非常に少ないことも既にこの 1978 年の論文で試作原理動作確認済みである。**この NEC の 1980 年特許と同一構造特許が 1975 年 6 月にオランダの Philips より出願されており、この NEC 特許は無効である。**

製造生産上の KNOWHOW に関してはライバル企業の追従を恐れ、社外には積極的に技術発表をする事は一般企業でも禁止されていたが、SONY も例外でなかった。しかしあえて上司の反対を押し切って、SSSDM1978 の論文では、それとなく、「当時主流だった、LOCOS 素子間分離法を使用していない事」を受光部の断面図に明示した。この高エネルギーイオン打ち込みのよる隣接する P+ channel Stop 形成法こそが結晶欠陥を抑圧した。
++++
1975 年、ソニーから PNP トランジスタを受光素子とする提案がなされた【3】。受光部を P+層(エミッタ)にすることにより従来のフォトダイオードのように表面電位を制御するセンサー電極で受光面全面を覆う必要をなくし、受光感度を大幅に向上させることを目的とした。受光部表面を P+層にするピン留めフォトダイオードの基本となる提案であった。

++++
PNP トランジスタ構造を受光素子とする発明はすでに 1950 年に Hive が発明しています。ただし、これは Static Photodiode であり、メモリー機能がないものです。光信号に応じて、Emitter と Collector 間の電流が Real Time で変調出力される受光素子で記憶機能がありません。

「1975 年、ソニーから Dynamic PNP トランジスタを受光素子とする提案がなされた」と記載するのが正確な表現です。世界で初めて 26 歳の萩原は Dynamic Photo Transistor を発明しました。Emitter-Base 間の容量と、Collector-Base 間に容量に信号電荷を蓄積するという概念です。かつ、受光面がピン留めされることを明示したはじめての受光表面がピン留めされた受光素子(Pinned Photodiode) の発明です。

++++
続いてフォトダイオードの受光面 P+層を基板電位にする提案が日立とソニーからなされた。日立からは 1977 年、表面高濃度 P+層を P 型基板(ウェル)に接続し基板と同じ電位にピン留めすることで電荷蓄積容量を増加し、フォトダイオードのダイナミックレンジを広げる構造が提示された【4】。

++++
基板と同じ電位にピン留めすることは、Pinned Photodiode の必要条件ではありません。P+NPNsub 構造では、P+ 受光面は基板 Nsub とともに中間の P 層とも動作上同電位ではなくても電子シャッター機能動作し正常に動作します。受光表面が基板と同電位でなければならないというのは誤解です。

日立からは 1977 年出願特許は、受光部は P+N P 構造ですが、それに読み出し電極そばに濃い N+層を設けて、蓄積可能な電荷蓄積容量を増加する工夫を設けた構造です。そのためにこの受光構造は、N+の浮遊拡散層があり従来の N+ P タイプの Single 接合型の Floating Surface 受光素子と同様に残像が生じる問題があり、これは定義により Pinned Photodiode ではありません。

ここでは 歴史館委員会の皆さまは大きな誤解をして間違ったことを一般素人の読者に嘘を報じていることになります。即、訂正をお願いします。

++++++
またソニーは 1978 年、同じ構造のフォトダイオードを用いた FT(Frame Transfer)-CCD イメージセンサを発表した【5】

++++++
これは大きな誤解を招いています。ソニーの 1978 年の受光素子は世界で初めての基板と同電圧の受光面を持つ Pinned Photodiode です。しかし、1977 年の日立の受光素子は、基板と P + 受光面が導通していますが、この出願特許構造は Pinned Photodiode ではありません。ここでも 1978 年の開発原理試作という努力行為をアイデアだけの出願特許を、それも異質のものを、同一と誤解して、同一視することは非常に不当で、事実誤認です。

++++++
1977 年に東芝は、残像低減と受光感度の向上のため、PN 接合フォトダイオードの電荷蓄積 N 層を、完全に空乏化する不純物濃度と厚さにすることを提案した【7】。

++++++
Floating Surface 型の Single 接合型受光素子は 周辺からの立体空間でのゲート間の寄生容量結合効果を考慮しないと正確な動作は理解できません。東芝の技術者はあくまで 1 次元の静電解析から、この結論に達していますが、実際には、Floating Surface 型の Single 接合型受光素子で、理論通りに残像のない特性を実現して報告はありません。この特許は半導体デバイス物理動作の基本知識のない、プロセス技術者が出願した、間違った特許出願です。

++++++
1980 年に NEC は、表面高濃度 P+層を基板電位にピン留めしたフォトダイオードの N 層の電位と、外部回路への転送ゲートの電位の関係を詳細に解析し、 空乏化した N 層の電位を転送ゲートのチャネル電位より所要値以上に高く保てるよう空乏化をすすめることで、 信号電荷を完全に転送して残像の発生しない動作原理を提示した【8・9】。

++++++
これも同様に立体空間でのゲート間の寄生容量結合効果を考慮しないと正確な動作は理解できません。NEC の技術者もあくまで 1 次元の静電解析から、この結論に達しています。実際には、Floating Surface 型の Single 接合型受光素子と同様です。理論通りに残像のない特性を実現した報告はありません。NEC の IEDM 1982 の論文でも残像は取り切れていません。この特許は半導体デバイス物理動作の基本知識のない、プロセス技術者が出願した、間違った特許出願です。世界の多くのイメージセンサの開発設計者も半導体デバイス物理の深い知識を持たなくても仕事には支障がないのが現実です。多くに一般見識者がだまされて、誤解したままになっているのが現状です。たいへんご理解いただけないまま、2017 年からもう 5 年が過ぎています。どうしたものでしょうか？？しかしお陰様で IEEE の学会で、今回初めて 1975 年の萩原の 3 件と Pinned Photodiode の特許と、1977 年の電子シャッターの駆動方式の特許を、英語圏の IEEE の国際学会で紹介することができました。

[ICECET2021_Paper61_html](#)

[ICECET2021_Paper75_html](#)

[Publication_List_by_Yoshiaki_Hagiwara.html](#)

<https://ja.wikipedia.org/wiki/萩原良昭>

https://en.wikipedia.org/wiki/Yoshiaki_Hagiwara

[P+PN-PINP+接合型太陽電池の提案_萩原良昭_2022_05_03.pdf](#)

積層型多機能CMOSイメージセンサーを支える代表的なソニー発明について

ソニー株式会社
ソニーセミコンダクタソリューションズ株式会社

裏面照射型CMOSイメージセンサーに採用されたPinned Photodiode

ソニーのイメージセンサーの発明の歴史は、古くはCCDの時代までさかのぼる。中でもPinned Photodiodeは、裏面照射型CMOSセンサーの性能向上にも貢献する技術であり、その発明と製品開発の歴史を紐解く。

ソニーは1975年、裏面照射型のN+NP+N接合型とN+NP+NP接合型のPinned Photodiode (PPD) を採用したCCDイメージセンサーを発明した（出願特許1975-127646, 1975-127647 萩原 良昭）。同年、その構造をヒントに、VOD（縦型オーバーフロードレイン）機能を持つ、PNP接合型PPDを発明した（特許第（2）1215101号 萩原 良昭）。ソニーはその後、イオン打ち込み技術により濃いP+のチャンネルストップ領域をその受光部近傍に形成したPNP接合型のPPD技術を採用したフレームトランスファ型CCDイメージセンサーの原理試作に世界で初めて成功し、1978年のSSDM1978の学会で論文を発表した（Y. Hagiwara, M. Abe, and C. Okada, "A 380H x 488V CCD imager with narrow channel transfer gates", Proc. The 10th Conference on Solid State Devices, Tokyo, (1978)）。1980年にはソニーはこのPNP接合型PPDを採用したワンチップのフレームトランスファ型CCDイメージセンサーを使ったカメラ型VTRの試作に成功し、東京では当時社長の岩間が、ニューヨークでは会長の盛田が同日記者会見をして世界を驚かせた。1987年にはソニーは、VOD（縦型オーバーフロードレイン）機能を持つ「イオン打ち込み技術により濃いP+のチャンネルストップ領域をその受光部近傍に形成したPPD」をインターライン転送型CCDイメージセンサーに世界で初めて採用した8ミリビデオのカムコーダーの開発に成功しビデオカメラの市場を開拓した。

このような長い歴史を経て育まれてきたPPDの技術が今も裏面照射型CMOSイメージセンサーに採用されている。

- (1) 1975年10月23日にSonyは裏面照射型のPinned PhotodiodeをSONYは発明した。
- (2) 1975年11月10日にSonyはVOD機能を持つ、PNP接合型のPinned Photodiodeを発明した。
- (3) 1978年9月 Sonyは世界発のOriginalのPNP接合型のPinned Photodiodeの開発原理試作に成功し、SSDM1978の学会で発表した。Pinned Photodiodeの発明も開発もSONYである。


この特許1975-134985（特許1215101号）は、Triple 接合サイリスターのP+NPsub 接合型の Pinned Photodiode の発明である。かつ、この発明特許は、Punch-thru効果を利用した世界発の垂直 Overflow Drain (VOD) 構造の発明特許でもある。特許が日本語で記載されているだけで英訳され海外特許出願される事がなかった為に、英語圏の国際学会、学識見識者や一般人にはその存在が広く知れる事はなかった。

- 1975年3月5日に Double 接合型受光素子を発明し SONY（株）社内の知財へ萩原は公式に出願した。
- 1975年10月23日には萩原は2件の特許、JPA1975-127646とJPA1975-127647を出願する。
- 1975年11月10日には受光表面がピン留めされた、in-pixel VOD機能付きのPNP 接合型の受光素子を萩原は特許出願（JPA1975-134985）した。

- 1979年 UK Scotlandで開催の CCD'79 国際会議にて萩原が既に1975年に発明し、1978年に開発した、PNP接合型のPinned Photodiodeの残像のない超光感度特性を説明する。
- 1989年2月のISSCC1989にてデジカメ用の世界最高速の25 nsecの4 Mbit Cache SRAMを開発し学会発表する。
- 2001年9月に開催のESSCIRC2001にて、SONYのAIBOのRobotを構成する主要半導体部品とその構成を説明する。
- 2008年9月に開催のESSCIRC2008にて、SONYのPlay Station III（Cell Processor）の主要半導体部品を説明する。


Oct 23, 1975

JPA1975-127646

Pinned Surface
N+NP+NP
Triple 接合型
受光素子


Oct 23, 1975

JPA1975-127647

Pinned Surface
N+NP+N
Double 接合型
受光素子

Nov 10, 1975

JPA1975-134985

Pinned Surface
PNP
Double 接合型
受光素子

JPA1976-65707 (Patent No. 7596795, filed on June 9, 1975, Netherland)
on Buried Photodiode with Floating Empty Potential Well.

Y. Hagiwara, Motoaki Abe and Chikara Okada, "A 380H X 488V CCD Imager with Narrow Channel Transfer Gates", Proceeding of the 10th Conference on Solid State Devices, Tokyo 1978.

<https://electronics.stackexchange.com/questions/83018/difference-between-buried-photodiode-and-pinned-photodiode>

<https://ieeexplore.ieee.org/document/6742594>

http://www.aiplab.com/JPA_1975_127646_on_NPNP_type_PPD.html

http://www.aiplab.com/JPA_1975_127647_on_NPN_type_PPD.html

http://www.aiplab.com/JPA_1977_126885_on_Electric_Shutter.html