

<https://www.j-platpat.inpit.go.jp/>

Japanese Patent 1975-134985

Hole Accumulation Diode (HAD)

P+NPNsub junction Dynamic Photo Thyristor type Pinned Photodiode with the built-in vertical overflow drain (VOD) function

PNPN junction Transistor type Pinned Photodiode

Visit <https://www.j-platpat.inpit.go.jp/> and put the patent number **1975-134985**

File	1975-134985	Filed	1975/11/10
Public	1975-058414	Public	1977/05/13
		Grant	1983/10/19

Patent Claim in English Translation

(1) In the semiconductor substrate (Nsub), the first region (P well) of the first impurity type is formed, (2) on which, the second region (N) of the second impurity type is formed. (3) The charge (e-) from the light collecting part (N) is transferred to the adjacent charge transfer device (CTD). (4) Both are placed along the main surface of the semiconductor substrate. (5) In the solid state image sensor so defined, a rectifying Emitter junction (Je) is formed on the second region (N) of the light collecting part (N) . And (6) Collector junction (Jc) is formed by the second region (N) and the first region (P well), forming a (PNP) transistor structure, (7) Photo charge is stored in the Base (N) according to illuminated light intensity and transferred to the adjacent CTD. The solid state image sensor so defined is in the scope of this patent claim.





Fig.6 shows that this is also the invention of the in pixel VOD (vertical overflow drain).

PNPN junction Transistor type Pinned Photodiode

Visit <https://www.j-platpat.inpit.go.jp/> and put the patent number 1975-134985

File	1975-134985	Filed	1975/11/10
Public	1975-058414	Public	1977/05/13
		Grant	1983/10/19

(1)半導体基体(Nsub)に、第1電導型の第1半導体領域(P well)と、(2)之の上に形成された第2導電型の第2半導体領域(N)とが形成されて(3)光感知部(N)と之よりの電荷を転送する電荷転送部(CTD)とが(4)上記半導体基体(Nsub)の主面に沿う如く配置されて成る(5)固体撮像装置に於いて、上記光感知部(N)の上記第2半導体領域(N)に整流性接合(Je)が形成され、該接合(Je)をエミッタ接合とし、(6)上記第1(P well)及び第2半導体領域(N)間の接合をコレクタ接合(Jc)とする(PNP)トランジスタを形成し(7)該トランジスタのベースとなる上記第2半導体領域(N)に光学像に応じた電荷を蓄積しここに蓄積された電荷を上記転送部(CTD)に移行させてその転送を行うようにしたことを特徴とする固体撮像装置。





Fig.3 Conventional Buried Channel CCD type MOS Capacitor type Photodiode Structure




Fig.4 Surface VOD type Schottky Barrier type Photodiode






Fig.5 Surface VOD type Pinned Photodiode

Definition of Pinned Photodiode


Surface Potential must be directly Pinned by the adjacent channel stop P+ region. Otherwise the surface P+ region becomes floating by the RC delay time. Though the surface P+ region can be connected by remote P+ channel stops, however, it will still have the RC delay time and will be floating and NOT pinned.

Hole Accumulation Diode (HAD)

Definition of Sony HAD (PPD+VOD)



Pinned Photodiode must have the adjacent P+ channel Stops.




Japanese Patent 1975-134985 defines the P+NP junction type dynamic photo transistor on the substrate (Nsub).

Japanese Patent 1975-134985 by Hagiwara at Sony on Oct 23, 1975.

特 願 昭50-134985
出 願 昭50(1975)11月10日
公 開 昭52-58414
昭52(1977)5月13日
発 明 者 萩原 良昭


Case of Fig. 5

Light illumination direction is opposite of the excess charge flow. VOD is formed so that the excess charge is drained to the Silicon Surface.



In case of Fig. 5, the P+NP junction type Pinned Photodiode with the surface P+ hole accumulation layer that has a fixed or Pinned surface potential by the external metal Ohmic contact. The Excess charge flow is toward the silicon surface in this case. Light illumination direction is **the opposite** as the excess charge flow in case of Fig. 5.

In case of Fig. 6, Light illumination direction is **the same** as the excess charge flow. The VOD is formed so that the excess charge is drained to the silicon substrate.



Case of Fig. 6
Light illumination direction is the same as the excess charge flow. VOD is formed so that the Excess Charge is drained to the Silicon Substrate.

Visit <https://www.j-platpat.inpit.go.jp/> and put the patent number 1975-134985



(4,000円)

特許願 (1)

昭和50年11月10日

特許庁長官 齋藤英雄 殿

1. 発明の名称 コトイサツソウソウチ
固体撮像装置

2. 発明者 ヨコハマ ホド ヤ カリバチヨウ
住所 神奈川県横浜市保土ケ谷区狩場町303の159
カリバチイ

氏名 ヘダ ヘラ ヨシ アキ
萩原良昭
3. 特許出願人 ゴウジツ
東京都品川区北品川6丁目7番35号
(218) ソニー株式会社
代表者 モリ タ アキ オ
盛田昭夫

4. 代理人 160

住所 東京都新宿区西新宿1丁目8番1号 (新宿ビル)
TEL東京 (03) 343-5821 (代表)
氏名 (3388) 弁理士 伊藤 真



5. 添付書類の目録

- (1) 明細書 1 通
- (2) 図面 1 通
- (3) 願書副本 1 通
- (4) 委任状 1 通

方式審査



50 134985

明細書

発明の名称 固体撮像装置

特許請求の範囲

半導体基体に、第1導電型の第1半導体領域と、
 之の上に形成された第2導電型の第2半導体領域
 とが形成されて光感知部と之よりの電荷を転送する
 電荷転送部とが上記半導体基体の主面に沿う如く
 配置されて成る固体撮像装置に於いて、上記光感
 知部の上記第2半導体領域に整流性接合が形成さ
 れ、該接合をエミッタ接合とし、上記第1及び第
 2半導体領域間の接合をコレクタ接合とするトラ
 ンジスタを形成し、該トランジスタのベースとな
 る上記第2半導体領域に光学像に応じた電荷を蓄
 積し、ここに蓄積された電荷を上記転送部に移行
 させて、その転送を行うようにしたことを特徴と
 する固体撮像装置。

発明の詳細な説明

本発明は電荷転送素子(CCD)、特に埋込み
 チャンネル型CCDを用いた固体撮像装置に係わ
 る。

⑱ 日本国特許庁

公開特許公報

①特開昭 52-58414

④公開日 昭52.(1977) 5.13

②特願昭 50-134985

②出願日 昭50.(1977) 11.10

審査請求 未請求 (全4頁)

庁内整理番号

6940 59

6655 57

⑤日本分類

97G/D1
97G/J42

⑤ Int.Cl?

H04N 5/30
H01L 31/00

識別
記号

CCDを用いた固体撮像装置としてはフレーム
 トランスファ方式によるもの、或いはインターラ
 イントランスファ方式によるものが提案されてい
 る。

インターライントランスファ方式による固体撮
 像装置は、第1図に示すように、夫々絵素となる
 光感知部(センサー部)(1)が行(水平)及び列(垂
 直)方向に夫々複数個配列され、共通の列上の
 光感知部(1)に関し、共通の垂直シフトレジスタ(2)
 が設けられている。この垂直シフトレジスタ(2)は
 CCDよりなり、その電荷転送部が、対応する列
 上の光感知部(1)に夫々隣合つて設けられる。又、
 各シフトレジスタ(2)の一端(第1図に於いて下端)
 には水平シフトレジスタ(3)が設けられ、撮像光学像に
 応じて各光感知部(1)に生じた電荷を、例えばテレビ
 ジョン映像に於いては、その帰線消去期間に於い
 て垂直シフトレジスタ(2)の各転送部に転送し、こ
 のシフトレジスタ(2)によつてこの電荷を垂直方向
 に順次シフトして水平シフトレジスタ(3)に転送し、更に
 この水平シフトレジスタによつて各行の絵素に関

する電荷を水平方向にシフトして出力端子tよりこの電荷に応じた撮像信号を得るようになされている。

このような構成による固体撮像装置の光感知部(1)とこれに隣合う垂直シフトレジスタ(2)の転送部の構造を第2図及び第3図に示す。この例に於いては埋込みチャンネル型CCD構成とした場合で、この場合、半導体基体(4)に、第1の導電型例えばP型半導体領域(5)と、これの上に基体(4)の主面(4a)に臨んで第2の導電型例えばN型の半導体領域(6)とが設けられ、主面(4a)に沿って光感知部(1)とこれに隣合つてシフトレジスタ(2)の各転送部(7)が設けられてなる。(8)は領域(5)と同導電型のチャンネルストッパ領域で、各感知部(1)間、及び各シフトレジスタ(2)間を互に分離するものであり、(9)は領域(6)と同導電型を有するもこれより低い不純物濃度を有し、光感知部(1)とこれに隣合うシフトレジスタ(2)との間に設けられて両者間に電位障壁を形成する為の領域である。

光感知部(1)及び転送部(7)上の、主面(4a)上に

(3)

本発明に於いては、光感知部(1)上の少なくとも受光領域上の絶縁膜(10)及び(12)を除去し、窓(14)を形成すると共に、光感知部(1)の半導体領域(6)上に主面(4a)に臨んで整流性接合Jeを形成する。この接合Jeは例えば第4図に示す如く領域(6)と異なる導電型即ちP型の不純物がドーブされた多結晶シリコン層より成る領域(15)を窓(14)を通じて光感知部(1)の半導体層(6)上に被着生成させてPN接合を形成するようになすこともできるし、或いは第5図に示す如く光感知部(1)の半導体領域(6)上に選択的に領域(6)と異なる導電型の不純物を例えばイオン注入法或いは拡散法によつてドーブし、P型の領域(15)を形成して接合Jeを形成するようになすこともできる。第5図に於いて(16)は領域(15)の一部にオーミックに被着した電極即ちセンサー電極で、第4図の例では領域(15)自体をいわばセンサー電極とした場合である。

斯くして光感知部(1)に、接合Jeをエミッタ接合とし、半導体領域(5)及び(6)間に形成されるPN接合Jcをコレクタ接合とするトランジスタ、即

(5)

は例えばSiO₂より成る絶縁膜(10)が被着される。そして、これの上に各シフトレジスタ(2)に対し、その共通の行上の転送部に関して共通に転送電極(11)が延長被着され、この電極(11)上には同様に例えばSiO₂より成る絶縁膜(12)が被着され、これの上に跨いで特に光感知部(1)上を含んでいわゆるセンサー電極(13)が被着される。この電極(13)は光透過性を有するネサ、或いは不純物が高濃度をもつてドーブされて導電性が付与された多結晶シリコン層より構成される。

このような構成による固体撮像装置の光感知部(1)に対する光は少なくとも電極(13)とこれの下の絶縁膜(10)を通じて与えるので、特に短波長側における感度が低くなる欠点がある。

本発明は上述した欠点を改善した固体撮像装置を提供せんとするものである。

第4図及び第5図を参照して本発明を説明する。之等第4図、第5図に於いて、第2図及び第3図と対応する部分には同一符号を付して重複説明を省略する。

(4)

ち領域(15)、(6)及び(5)を夫々エミッタ、ベース及びコレクタの各領域とするPNPトランジスタを構成する。

このような構成に於いて、半導体領域(5)即ちシフトレジスタ(2)の基体領域となり前述のトランジスタのコレクタ領域となる領域(5)の端子Cに正の固定電位、即ち例えば接地電位を与える。一方、受光期間即ちシフトレジスタ(2)に於ける転送期間中にエミッタ領域(15)即ちセンサー電極(16)の端子Sには、接合Jeに逆バイアスを与える所定の負の電位 ϕ_a を与える。

斯くすると第6図Aに示すPNPトランジスタの断面に於ける電位分布は、第6図Bに示す如くなり、撮像光学像による光照射によつて生じたキャリア即ちホール及び電子のうちホール e^+ は端子C側に流れて消滅するが、電子 e^- はベース領域(6)に蓄積される。この場合、或る量以上の電荷 e^- が蓄積されると接合Jeが順バイアスとなり、この或る量以上の電荷即ち電子はエミッタ側にオーバーフローする。

(6)

そして、この光感知部(1)のベース領域(6)に蓄積された電荷を例えば帰線消去期間に於いてシフトレジスタ(2)の転送部(7)に転送する。この転送は、通常の如くセンサー電極(10)に対し転送電極(11)に所要の負の電位を与えることによつて転送部(7)にポテンシャル井戸を形成してその転送を行う。その後はこのシフトレジスタ(2)に於いて第1図に説明したように各転送部(7)の電荷を垂直方向に順次シフトさせる。このシフトは通常の如く転送電極(11)にクロック電圧を与えて行う。そしてこの間、即ち転送期間中に前述したと同様に撮像光学像による受光をなす。

上述の本発明装置によれば、その光感知部(1)を構成するトランジスタのエミッタ領域(10)に於いて直接的に受光がなされるようになったので、冒頭に述べたようにセンサー電極を構成する多結晶シリコンを通じて更にその下の絶縁膜を介して受光をなす場合の感度に比し特に短波長側の感度の向上を図ることができるものである。

更に本発明装置によれば、或る以上に生じた電

(7)

域、(10)はセンサー電極、Je及びJcは接合である。

荷をオーバーフローし得るものであるから従来のもののようにオーバーフローラインを特設する必要がなく、更にセンサー電極に与える電位によつてオーバーフローの生じ始める電荷量を調整設定できる利益もある。

尚、接合Jeとしては種々の構成をとり得、ヘテロ接合、ショットキー障壁による構成をとることもできる。又、各部の導電型を図示とは逆導電型とするなど種々の変更をなし得ることは明らかであろう。


図面の簡単な説明

第1図は本発明の説明に供する固体撮像装置の構成図、第2図はその要部の拡大平面図、第3図はそのA-A線上断面図、第4図は本発明装置の一例の要部の拡大断面図、第5図は本発明装置の他の例の要部の拡大断面図、第6図は本発明装置の動作の説明図である。


(4)は半導体基体、(1)は光感知部、(2)はシフトレジスタ、(5)及び(6)は半導体領域、(8)はチャンネルストップ領域、(9)は障壁領域、(10)はエミッタ領

(8)


第1図



第2図



第3図




(9)


特許出願人 ソニー株式会社
代理人 伊藤 貞



第4圖



第5圖



第6圖

